Перейти к содержанию

    

Chopr39

Участник
  • Публикаций

    48
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о Chopr39

  • Звание
    Участник
  1. Горячая линия по САПР Cadence Allegro

    Я написал, потом тоже подумал что можно получить шейпы из текста с помощью сторонних тулов, например в Солиде. Если нужно вытравить текст в меди как у автора вопроса, наверное достаточно поместить шейпы в слой route keepout
  2. Горячая линия по САПР Cadence Allegro

    На пустом слое пишем текст Экспортируем гербер с текстом Создаём static shape на нужном вам слое etch Импортируем гербер на этот слой, размещаем текст внутри статического шейпа Делаем Shape - manual void/Cavity - Element Тыкаем в шейп - ПКМ - Void All
  3. Жёсткий список! Я бы начал изучать стандарты с этой картинки
  4. via on pad

    Я вот с утра не поленился и посчитал по формуле Симоновича для своего усреднённого случая материал TUC 768 Dkz (5GHz) - 4.3 Dkxy - 1.2*Dkz S - 25 mil H - 30 mil W - 27.5 mil Ddrill - 10 mill Dkeff по формуле = 7.016 Baud - 10 Gbit/s lmax = 0.031 inch = 0.8 мм По мне, так полученное за несколько секунд в polar значение 0.7 мм имеет право на жизнь
  5. via on pad

    Хаха, смешно Замечание резонное, благо я написал, что я бы оставлял стаб 0.7 (делаю на FR-4). Надеюсь, автор, пройдёт по ссылкам, изучит и всё сделает как надо для его случая
  6. via on pad

    Я посчитал в polar. Можно посчитать по формуле из статьи, которые вы скидывали https://blog.lamsimenterprises.com/2017/03/08/via-stubs-demystified/ Как видно, величина зависит от диэлектрической проницаемости, причём эта проницаемость по оси z отличается от той что в даташите на материал, поэтому расчёт приблизительный. Можно оставить и больший стаб, в polar он будет показан жёлтым цветом, тогда нужно учитывать количество таких переходов, ну и желательно промоделировать канал.
  7. via on pad

    У меня в голове плохо стыкуются "экономическое решение" и "stacked microvias" для фрагмента платы со скриншота. Я бы тащил дифпары по bottom, и ближайшим к нему сигнальным слоям, для 10G оставлял бы стаб до 0.7 мм. Если стаб больше, то бэкдрилил. Если нельзя бэкдрилить и нельзя уменьшить стаб - использовать глухие отверстия. Если отверстия будут заполняться (например для stacked microvias), то можно их поставить в пады. Хотя, конечно, на плате могут быть другие сложные места, где пригодятся продвинутые технологии, но о них не упоминалось.
  8. Горячая линия по САПР Cadence Allegro

    Если есть лицензия productivity toolbox. Позиционные обозначения можно выровнять командой Label tune
  9. via on pad

    Поставить виа в пады это конечно красиво, но в данном случае не выглядит целесообразным. Судя по скриншоту, место есть, сигнал этим тоже сильно не улучшить. Микровиа тоже тут разве что потренироваться, если бюджет позволяет... И не забудьте, что стаб будет не только там где вы перейдёте на разъём, но и там где вы перейдёте на 3-й 5-й слой.
  10. Горячая линия по САПР Cadence Allegro

    Выглядит, будто маленький участок образовался, когда курсор встал в узел сетки. Можно применить route-custom smooth
  11. Via не окрашивается в цвет цепи

    К сожалению других мыслей у меня нет. Я окрашиваю цепь коммандой assign color, в find фильтре ставлю net, все via принадлежащие этой цепи у меня всегда окрашены в этот цвет, в том числе и после применения "assign net to via". Сейчас специально проверил на 24-ом хотфиксе. Может вы делаете как-то по другому...
  12. Via не окрашивается в цвет цепи

    Ни разу не видел чтобы цепь была покрашена цветом, а принадлежащая ей via нет. Возможно у вас динамическое подавление переходных, via без ободка не подкрашена никаким цветом
  13. Есть ли PhaseTune для ARC?

    Ставить бампы на прямых участках дифф линии, она же не вся дугой?
  14. Александр Акулин писал про это здесь https://www.pcbsoft.ru/blog/cadence-orcad-allegro-hotfix-48-если-пропала-динамическая-связь-схемы-и-платы
  15. Uree Всё прояснилось, спасибо! С длинным именем описанной мной проблемы не возникнет.