

iosifk
Модераторы-
Posts
4,597 -
Joined
-
Ток намагничивания будет и при синусоидальном входном сигнале. Иначе бы в трансформаторе не было бы потерь и он не грелся бы...
-
Возьмите учебник... первичный ток делится на две части... одна превращается во вторичный ток, а другая на ток намагничивания трансформатора... Представьте трансформатор как трехполюсник. Как букву Т. Слева по перекладине - первичный ток, ссправа по перекладине - вторичный ток, а вот по ножке буквы Т течет ток намагничивания... и он греет трансформатор. Ну и дальше по учебнику...
-
Из за тока намагничивания сердечника...
-
аналог SN7474 в PLD
iosifk replied to VMS's topic in Работаем с ПЛИС, области применения, выбор
Мой опыт подсказыват, что если нет простого ответа, то значит сам вопрос задан неверно. Зачем нужен именно асинхронный вход? Проектирование на плис - это синхронные проекты, а схемотехника старых ттл триггеров 74 серии тут не годится. Как только ответите на этот вопрос, так все и решится. -
Автомат универсального регистра
iosifk replied to SarBon88's topic in Языки проектирования на ПЛИС (FPGA)
Попробуйте сделать по другому. Автомат, как таковой тут и не нужен... Вам для работы сдвигового регистра нужно сделать набор входов управления, разрешающих делать загрузку, сдвиг, и пр. Для каждого действия - свой вход разрешения... опишите это как регистр, толькл if-else будет больше. и далее вставите как инстанс в проект. А в проекте в нужное время будете подавать нужный сигнал разрешения. -
Осциллограф
iosifk replied to Дмитрий МВ's topic in Метрология, датчики, измерительная техника
В исходной схеме микроконтроллер работал как буфер между ацп и хостом причём съём данных с ацп у него был нормируемый по времени потому что наверняка он программировался на ассемблере и там можно было подсчитать число команд при съёме данных причём этот микроконтроллер работал только в одном потоке команд.. А теперь вы хотите поставить вместо него микроконтроллер который бы занимался выводом чего-то там на экран, регенерации динамической памяти данных, и буферированием в этой динамической памяти отсчётов и что получится в таком варианте все отчеты снимаемые с ацп могут производиться в ненормируемое время и Вам нужно будет учитывать возможность экстраполяции каких-то кусков графика -
ULPI не работает
iosifk replied to funascan's topic in Системы на ПЛИС - System on a Programmable Chip (SoPC)
Система с двумя несинхронными Фифо никогда хорошо работать не будет... достаточно рассогласовать их на половину кадра и дальше вы никогда не соберёте их вместе. Гораздо проще сделать к Фифо данных дополнительных теги, то есть дополнительное поле памяти на два Бита и туда писать кодировку "начало кадра", "конец кадра ", "данных" и "ошибка данных". На приёмном конце читаете поле тега и ищете начало кадра. дальше вычитывайте данные выбрасываете ошибочные данные и делайте это до момента прихода кодировки "конца кадра". И ещё тут недавно обсуждали стиль написания текста на верилоге.. Посмотрите там даны хорошие ссылки на статьи... -
Ошибка в коде
iosifk replied to serdgigi's topic in Работаем с ПЛИС, области применения, выбор
Там где always наверняка потеряли degin-end... -
Actel: Взаимное влияние цепей внутри ПЛИС
iosifk replied to OlgaG's topic in Среды разработки - обсуждаем САПРы
А вывести частоту на какой-нибудь вывод и посмотреть глазковую диаграмму? -
Блок always
iosifk replied to demsp's topic in В помощь начинающему
"Вентиль" - понятие физическое и "размещается" на кристалле... "always" - ключевое слово языка, все что с ним связано, описано в стандарте на верилог... -
повышение частоты clock на verilog
iosifk replied to Вадим Н.'s topic in Языки проектирования на ПЛИС (FPGA)
Введите параметр дебаг-релиз и две группы парамеиров, одна для дебага, другая для релиза... Соответственно под эти параметры можно автоматически генерить немного разное описание... Еще я помню у ксая был файлик, который входил в их библиотечные модули памяти и в нем была сделана жуткая задержка, которая имитировала время установки плис в рабочее состояние после загрузки. Я этот файлик копировал в рабочую папку и вручную задержку уменьшал в 1000 раз... вот после этого симулировать проект было не так скучно... -
Что такое функция и как ей пользоваться
iosifk replied to YourDevice's topic in В помощь начинающему
Добрый день! посмотрел ваше видео по поводу функций и могу сказать, что вы подменяете алгоритм выполнения задачи на совершенно другие вещи... Если хотите могу по Скайпу голосом это объяснить. С уважением И.К. -
Как такое может быть?
iosifk replied to Zversky's topic in Работаем с ПЛИС, области применения, выбор
Sso - это число одновременно переключаемых выводов. Чем их больше, тем больше нагрев. Их максимальное число зависит от стандарта, от тока нагрузки и от частоты переключения. У ксая есть калькулятор, который позволяет посчитать это число для конкретного случая. -
Поколения FPGA
iosifk replied to Varenik711's topic in Работаем с ПЛИС, области применения, выбор
Вот очень грубая модель... Представьте дорожку внутри чипа как RC цепочку. Чем короче дорожка, тем меньше R и C. Прямоугольник на входе цепочки и экспонента на выходе. Она достигает порога срабатывания приемника за известное время и это дает задержку. А чем меньше размеры, тем меньше RC, и значит, и меньше греется и быстрее работает. И есть еще проблема тепловыделения через корпус. Чем меньше потери, тем больше "добра" можно накрутить на кристалле. -
testbench AXI VHDL
iosifk replied to Vadim_nsk's topic in Языки проектирования на ПЛИС (FPGA)
Добавлю... наверняка на сайте открытых проектов есть проекты интерфейсных модулей, подключающихся к этой шине..,. И там в комплекте должны быть тестбенчи.... Но вообще можно на несинтезируемых конструкциях языка описать генератор данных для шины, а сами данные писать-читать из файла... и чтобы это прошло проще, поищите граф переходов для мастера шины. И по немы просто сделать автомат...