turnon

Далеко не 5%, TSL2540 - 15%, TSL2584TSV - 20%

Посоветуйте сенсор освещенности (ambient light), желательно с цифровым интерфейсом (I2C и т.д.), обеспечивающий погрешность в 5% (видимый спектр). Точность в 5% достаточна только в диапазона 0..100 lx, но хорошо если будет во всем диапазое работы сенсора. Пока нашел: 1. BH1750FVI - погрешность судя по даташиту 20%: 2. VEML7700 - 10%

При современном развитии печатного дела на Западе изготовить советский паспорт новую плату - это такой пустяк, что об этом даже смешно ... (C)

А вот кстати - надо ли на четырехслойке придерживаться правила "GND симки бросить тонким проводом к 13 или 19 ножке модуля"?

Вижу вы используете FileX, поделитесь впечатлениями, хотелось бы подробностей. Описание впечатляет. Но смущает что на github ни одного бага в Issues, такое впечатление что мало кто использует. Сейчас использую LittleFS, надоело, куча критичных багов в Issues, при большом количестве файлов или когда много перезаписей - создание/открытие нового файла занимает очень много времени, срабатывает вочдог. Хочу от нее уйти. Но голая FatFs тоже не подходит, от файловой системы нужны устойчивость к сбоям питания и выравнивания износа для работы на SPI FLASH 8 MB. Ну и чтобы для этого не нужно было 128 KB RAM. Вроде все это заявлено FileX с FAULT_TOLARANCE, LevelX оттуда же для выравнивания изности. Не нашел только требования к RAM.

Давго хотел узнать, чем полигон от дорожки отличается с точки зрения производства, что ему нужен увеличенный зазор?

Спасибо. Самое подробное что видел. Все остальное - как копии друг друга. Но опять же: Тут пишут что экран вокруг кварца заземлять на полигон снизу, а к VSS провести отдельную дорожку сверху. А тут уже можно без отдельной дорожки на VSS - все заземляем на полигон снизу, и VSS тоже на полигон снизу. Выходит таки надо делать вырезы во внутренних слоях земли и питания под кварцами? Что же скажет @EvilWrecker по этому документу?

Нет, или я не в курсе. Есть Hole to Hole - 0.254 в файле правил от JLCPСB. Еще annular ring на сайте JLCPСB - 0.13 via / 0.2 pad, а в файле правил - 0.076 для всех. Непонятно, верить этому файлу правил или нет.

Top, Bottom: Остальное (внутренние слои):

Ну так я о том же. Будет монтаж в печи - так и буду делать.

Проблема в том что маска не закрывает. Она протекает и там мелкое отверстие образуется часто. В итоге это еще хуже открытого. Открытые облужены после HASL, для диаметра от 0.4 и выше. Видел в "промышленных" платах via вообще все пропаяны. Видимо паяльная паста наносится не только на пады, но и на все via.

Что-то не совпадает с тем что написано на сайте:

Смотрю на JCLPCB Capabilities, там нет такого параметра, как отступ от края отверстия до меди. Исходя из hole size tolerance +- 0.2мм, 0.1 надо сразу заложить на увеличение размера отверстия плюс до зазора до меди принимаем annular ring 0.13 - выходит 0.23

Там просто толшина слоев, как из этого вычислить зазоры? Или какая часть вопросов отпадет? А, там rul.

Via могут быть покрыты, а могут и нет. А все via открываю для надежности. Какая разница между открытым pad и via?