Jump to content

    

S2014

Участник
  • Content Count

    22
  • Joined

  • Last visited

Community Reputation

0 Обычный

About S2014

  • Rank
    Участник

Recent Profile Visitors

623 profile views
  1. Все было нормально, но года два не программировал, а сейчас взялся, а в режиме отладки окно с дизассемблером и окно с памятью закрашены сплошным цветом (сиреневый такой) и ни текста, ни чисел соответственно не видно. На других машинах попробовал (W7 и даже W2000) и там все работает как работало. Мне надо именно на этой машине под XP. Я уже разные версии из 4-ой серии попереустанавливал заново, но эффект не исчезает. Что там было за два года с машиной, так вроде системный блок перестал работать и его заменили на другой, но жесткий диск сохранился и все другие программы на нем не были замечены в каких-то сбоях. Кто-то может сталкивался с таким эффектом и знает как побороть возникший из неоткуда недостаток?
  2. Подскажите в чем проблема. Все делаю как в ролике "Hellow World за 5 минут" с сайта Xilinx. Что-то запускается в Run или Debug, но до main не доходит. Крутится в начальных адресах в бесконечном цикле. Платформа, процессор всё то же самое: ZC702_hw_platform и ps7_cortex9_0.
  3. Разработка аналоговых и цифровых схем на современной элементной база с применением микроконтроллеров на базе ядер Сortex-M3, M4. Разводка печатных плат. Разработка DSP-алгоритмов. Программирование микроконтроллеров. Программная реализация любых интерфейсов и протоколов, в том числе через Ethernet, на самом микроконтроллере. Если буду полезен для решения Ваших задач, то обращайтесь на почту maxitron@gmail.com.
  4. Добрый день. Хочется спросить о возможности использовать JTAG интерфейс для цепочечного программирования конкретно в Keil v 4.47 с программатором/отладчиком J-Link и JetLink9. На одной плате будут размещены 4 микроконтроллера: один STM32F207 и три STM32F103 Теоретически вроде можно и в настройках Debug есть поле JTAG Device Chain. Но без опыта. Схема еще не сделана, не говоря о плате, но уже надо заложить будет ли это цепочечное программирование или же сделать технологические перемычки для выбора программируемой микросхемы.
  5. Хотелось бы подвести итог. Нужны боковые и угловые вырезы на прямоугольной плате. Логично прорисовать на BOARD_GEOMETRY/OUTLINE и эта информация будет храниться в файле проекта *.brd. Но производитель пользуется гербер файлами. Крэйг пишет, что иногда в некоторых случаях может понадобиться файл с линией отреза ПП (NC маршрут файл, расширение *.rou) для вырезания, например, из большой панели. Напрямую ни в один гербер файл информация со слоя BOARD_GEOMETRY/OUTLINE не попадает. На что надеяться, когда придется сдавать ПП в производство, на то что производитель сам реализует эти вырезы, исходя из информации на слое BOARD_GEOMETRY/OUTLINE, или же сам он никаких манипуляций с *.brd производить не будет, а будет пользоваться только теми герберами, которые ему прислали и еще, например, файлом путей отреза *.rou? (но опять же не известно какой толщины линии указывать на слое Board Geometry/ Ncroute_Path, есть ли у него режущий инструмент нужного диаметра). Здесь как бы хотелось совета от человека с опытом сдачи на производство ПП с вырезами/пропилами от кромки платы.
  6. У Крэйга написано, что границы ПП платы, которые имеются на слое BOARD GEOMETRY/OUTLINE, для производителя недоступны, пока они не будут прорисованы на слое Manufacturing/Photoplot_Outline. Далее он пишет о необходимости нарисовать прямоугольник Add/Rectangle поверх границ ПП. Но если рисовать прямоугольник через Add/Rectangle, то и получим прямоугольник без всяких вырезов. Как в этом случае производитель будет делать вырезы, вообще как он про вырезы узнает? Наверняка это должно быть автоматизировано, а информация браться с какого-то слоя и этот слой по Крэйгу Manufacturing/Photoplot_Outline. Хотя может сейчас всё по другому?
  7. Добрый день! У меня вопрос по границам платы, имеющей вырезы. На каком слое для производителя нужно прорисовать вырезы, что бы это было для него обязательным к исполнению? Заранее спасибо.
  8. Разработка схем контроллеров, разводка печатных плат, программирование микроконтроллеров (ARM, STM32, DSP TMS, ...). Опыт в реализации алгоритмов ЦОС, в частности квадратурно-амплитудной модуляции. Рассматриваю как постоянную, так и удаленную работу. Место проживания - Ектеринбург. Пишите на почту: maxitron собака gmail точка com.
  9. Спасибо, я понял принцип. Под мою задачу немножко модифицирую. Удивило, что присланный вами WAGO_236_401.dra не открывается в версии 16.3. Пишет, что создано под новой версией.
  10. Не забывайте, что посадочное место нужно как раз создать и создать правильно, поэтому и вопрос здесь появился. А по УГО пожалуста, возьмем клемник Wago N236-416 (16 входов под зажим и 32 пина для пайки). На каждый вход два соединенных внутри пина. На схеме УГО в виде стандартной таблички (номер контакта и описание внешней цепи) с 16-ю выводами. Внешних цепей 16, номера контактов соответственно 1-16. Сможете ли вы сказать какой тип пинов (connect или mechanical) нужно использовать при создании футпринта, в каком количестве и с какими номерами?
  11. То что приведено по ссылке, то там 8- пиновый корпус с номерами от 1 до 8. И на УГО и в футпринте однозначное соответствие. 1-ому выводу будет соответствовать 1-ая контактная площадка в футпринте. 2-ому вторая и т.д. Причем тут 1а и 1b? К какому выводу вы их хотите назначать?
  12. Этот документ не поможет и вот почему: ставится и решается задача что делать с пинами, которые имеют уникальные номера, но не задействованы в схеме. У меня ставится задача, что делать с пинами, которые имеют одинаковые номера и в даташите, и на корпусе и запараллелены внутри и то же самое желательно выполнить внешне в схеме и на печатной плате. Пример: клеммная колодка, где каждому входу соответствует несколько выходов. Для определенности один вход на два выхода. С внешней стороны мы видим один вход для каждой входящей линии. На схеме тоже рисуем разъем с количеством пинов, равным кол-ву входов. Но в футпринте на колодку количество пинов в два раза больше и их между собой надо попарно внешне будет тоже соединить на печатной плате. И вот здесь возникают проблемы. В футпринте попарные пины, которые идут от одного входа нельзя обозначить одинаковыми номерами, т.к. возникает ошибка. Если пины делать электрическими, то и на схеме вместо одного (например, под номером 1) должно быть два пина с разными номерами (к примеру, 1а, 1в), но соединенные вместе. Но для внешнего пользователя всего один зажим на колодке с номером 1 и ему не понятно будет откуда здесь еще взялось 1а и 1в. Возникнет путаница. А хотелось что бы для внешнего пользователя такой путаницы не было: и физически и на схеме для каждого входа один номер, а при реализации схемы на ПП, что бы пара пинов для каждого входа были закорочены не только внутренне, но и внешне. Ну и что бы реализация всего этого выглядела поизящней.
  13. .psm файл не создается и не вставляется элемент на ПП. А всё же кто как бы сделал в ситуации, когда у элемента два вывода с одинаковыми номерами?
  14. Элемент имеет два вывода, закороченные внутри. Для обоих выводов один номер в его описании. Делаю на футпринте эти выводы с одинаковыми номерами. При сохранении выдается предупреждение "Duplicate pin number 1. WARNING(SPMHA1-298): Create symbol duplicate pin numbers. ERROR(SPMHA1-291): Create symbol has been aborted." и не сохраняется. Сохраняется только при выходе из программы. Вопрос возникает: допустимо ли присваивать двум выводам один номер на футпринте и не аукнется ли потом выданное предупреждение и ошибка при разводке платы?