MadCraven

ааа, вот оно что. Я сразу подумал что для Region, начал менять значения клиренса, и ничего не получил :D Но конечно было бы классно добавить возможность указания собсвенного клиренса именно только для баланса.

Все прекрасно, только не понятно какой он выбирает Clearance To All для Balance Board on current Layer. Добавить бы еще один пункт, как сделано для Size и Distance.

век живи, век учись. Никогда не замечал этого свойства у Placement Outline

Очень информативно. UPD. конечно, для этого такие индукторы и созданы

Да хотя бы для таких индукторов в посадочном нужен Placement Obstruct.

Тут дело в том, что в плашках шина адресов находится по центру, там где и питание заведено. Ближайшим опорным лучше делать слой питания только с точки зрения возвраток.

аа, так это Интел, тогда вопросы про табы слетают автоматом :D Просто непривычно их дизайны видеть в Менторе, все доски только в Кейденсе видел.

Мне самому не доводилось snake routing делать, но есть извращенное предположение. Что если это и делали в Менторе, то могли попарно SE делать в DIFF под определенный Net Class, трассировать все это дело, а потом эти DIFF разбивать обратно в SE. Меня больше пугают табы, как их посчитали? Единственное предположение свайпом в EM солвере подбирали, потому что математика там не легкая совсем.

:D Для propagation delay ничего он не считает и не добавляет, пока сам ручками не вставишь значение. Вон даже на вашем скриншоте Delay по нулям. В миллиметрах он все нормально считает, но интерфейс то я ровняю в пс.

Так вот именно, VIA delay я посчитал в ADS, с учетом моего стэка, размера антипада, кол-ва плейнов, ну и естественно геометрии самой VIA. Получается, что для каждой VIA свое значения задержки указывать? Очень гемморойно конечно.

Ну не правильно он VIA delay добавляет. Вот трасса с одним выделенным VIA, delay не установлен : Добавляю VIA delay через его свойства: Итого получается к trace delay добавляется весь VIA delay, но трасса проведена не на боттоме, а в середине стэка: По поводу online drc, Вы правы, не установлены были чекбоксы. Вот только я ничего не отключал и проект делается все время с одной машины.

Вот именно что все пересмотрел, и никакого результата. А что по поводу VIA delay?

Так что, нет ответа? Еще тогда вопрос. Внезапно, сам по себе, отвалился online DRC. Ловил еще кто-нибудь такой баг? Это тоже фича Altium'а такая?

Почему AD20 VIA delay считает на длину всей дырки, хотя сигнал уходит во внутрь в середине стека? Это фича такая что-ли? Или есть где-то чекбокс, установив который, он начнет считать нормально. Да и вообще у меня возникают сомнения что он правильно считает propagation delay. UPD. Проверил расчет propagation delay в ADS, сходится +-1пс.

Делают сейчас вполне массово и то и другое. Бэкдрилл по-дешевле будет. Но конечно хотелось бы посмотреть какие получились s-параметры и глаза.