Почему AD20 VIA delay считает на длину всей дырки, хотя сигнал уходит во внутрь в середине стека? Это фича такая что-ли? Или есть где-то чекбокс, установив который, он начнет считать нормально. Да и вообще у меня возникают сомнения что он правильно считает propagation delay.
UPD. Проверил расчет propagation delay в ADS, сходится +-1пс.
А какой интерфейс? ИМХО это не такой высокий битрейт чтоб заморачиваться по этому поводу. А по каким выводам решили что нужно избавляться от стабов, делали SI?
Если вы хотите промоделировать, необходимы s-параметры коннектора, а не IBIS модель. Насколько я знаю, TE вообще ibisы не делает, и предлагает доступные параметры конвертировать в ibis сторонними тулзами.
Поищите тут: https://www.te.com/usa-en/utilities/electrical-models.html
Ну как это нет преимуществ. Все зависит от плотности дизайна. А если уходить в хайспид, то есть прекрасные примеры, когда индуктивную составлящую дырки, давят оставлением на паре слоев NFPADS. Поэтому и приходится ручками в самом каде удалять.
