Jump to content

    

Lutovid

Свой
  • Content Count

    146
  • Joined

  • Last visited

Community Reputation

0 Обычный

About Lutovid

  • Rank
    Частый гость
  • Birthday 05/17/1992

Контакты

  • Сайт
    http://
  • ICQ
    0

Информация

  • Город
    Москва

Recent Profile Visitors

1133 profile views
  1. Спасибо, он тоже на очереди. ЗЫ Что-то я не понял - если генератор норм, хотя там то же самое блокирующее присвоение, почему в остальных местах не норм... Но видимо стоит сначала изучить описанные вами материалы, перед тем как задавать такие вопросы:) + как тогда использовать fork join any или join all если блокирующих операций нет в теле...
  2. В учебнике расписана разница блокирующего и не блокирующего и почему они так называются. Представленный файл - не синтезируемый и в нем я решил использовать этот тип присвоений исходя из логики работы симулятора. Вполне мог ошибиться, но если вы про тезис - что во всех модулях always должны использоваться неблокирующие присвоения, то в синтезируемых модулях у меня так и есть. про clocking block мне ничего не известно и в учебнике такого не припомню=/ Аааа, если вы про initial, который генерит клок, то это из ксаевского language template Я не использовал, но хочу попробовать, все это эксперимент, который я провожу в свободное от работы время
  3. Да, эта книга. Я читал ее с целью - структурировать свои знания и узнать новые возможности, про которые я не знал. Очевидные ошибки ака опечатки я в этой книге встречал, как и в любой другой. Подскажите пожалуйста какие принципиальные ошибки вы там увидели? Или вы увидели их у меня в коде? P/S об ошибках кстати можно написать в издательство - они как раз об этом упоминают в книге, если бы я увидел - я бы наверное написал бы им:)
  4. Я осваиваю этот функционал по учебнику Дональда Томаса - здесь представлено довольно удобно - если есть задача протестировать именно интерфейс, то можно поступить так как описано. То есть внутри интерфейса есть таск по его проверке/
  5. Привет всем! Осваиваю новые конструкции языка и столкнулся с проблемой Написал Вот такой блок симуляции Если в нем закомментить строку gmii_interface_io_outer gmii_flow_1(clk[1], gmii_interface_io_port1); То симуляция стартует без ошибок, при том, что строка gmii_interface_io_outer gmii_flow_0(clk[0], gmii_interface_io_port0); останется Но если присутствуют обе эти строки, то появляется ошибка: INFO: [Vivado 12-4795] Using compiled simulation libraries for IPs INFO: [SIM-utils-51] Simulation object is 'sim_1' INFO: [USF-XSim-7] Finding pre-compiled libraries... INFO: [USF-XSim-11] File '/home/xakstreet/XilinxDistr/Vivado/2017.1/data/xsim/ip/xsim_ip.ini' copied to run dir:'/home/xakstreet/Documents/Xilinx_projects/Vivado17_1/gmii_switch/xproject/gmii_switch.sim/sim_1/behav' INFO: [SIM-utils-54] Inspecting design source files for 'TestBench' in fileset 'sim_1'... INFO: [USF-XSim-97] Finding global include files... INFO: [USF-XSim-98] Fetching design files from 'sim_1'... INFO: [USF-XSim-2] XSim::Compile design INFO: [USF-XSim-61] Executing 'COMPILE and ANALYZE' step in '/home/xakstreet/Documents/Xilinx_projects/Vivado17_1/gmii_switch/xproject/gmii_switch.sim/sim_1/behav' xvlog -m64 --relax -L xil_defaultlib -prj TestBench_vlog.prj INFO: [VRFC 10-2263] Analyzing Verilog file "/home/xakstreet/Documents/Xilinx_projects/Vivado17_1/gmii_switch/src/ip/data_combiner_fifo/sim/data_combiner_fifo.v" into library xil_defaultlib INFO: [VRFC 10-311] analyzing module data_combiner_fifo INFO: [VRFC 10-2263] Analyzing Verilog file "/home/xakstreet/Documents/Xilinx_projects/Vivado17_1/gmii_switch/src/ip/mac_info_clock_converter/sim/mac_info_clock_converter.v" into library xil_defaultlib INFO: [VRFC 10-311] analyzing module mac_info_clock_converter INFO: [VRFC 10-2263] Analyzing SystemVerilog file "/home/xakstreet/Documents/Xilinx_projects/Vivado17_1/gmii_switch/src/rtl/gmii_router_definitions.sv" into library xil_defaultlib INFO: [VRFC 10-2263] Analyzing SystemVerilog file "/home/xakstreet/Documents/Xilinx_projects/Vivado17_1/gmii_switch/src/rtl/MAC_table_writer.sv" into library xil_defaultlib INFO: [VRFC 10-311] analyzing module MAC_table_writer INFO: [VRFC 10-2263] Analyzing SystemVerilog file "/home/xakstreet/Documents/Xilinx_projects/Vivado17_1/gmii_switch/src/rtl/gmii_data_combiner.sv" into library xil_defaultlib INFO: [VRFC 10-311] analyzing module gmii_data_combiner INFO: [VRFC 10-2263] Analyzing SystemVerilog file "/home/xakstreet/Documents/Xilinx_projects/Vivado17_1/gmii_switch/src/rtl/gmii_router.sv" into library xil_defaultlib INFO: [VRFC 10-311] analyzing module gmii_router INFO: [VRFC 10-2263] Analyzing SystemVerilog file "/home/xakstreet/Documents/Xilinx_projects/Vivado17_1/gmii_switch/src/rtl/gmii_switch.sv" into library xil_defaultlib INFO: [VRFC 10-311] analyzing module gmii_switch_2x2 INFO: [VRFC 10-2263] Analyzing SystemVerilog file "/home/xakstreet/Documents/Xilinx_projects/Vivado17_1/gmii_switch/src/rtl/mac_source_parser.sv" into library xil_defaultlib INFO: [VRFC 10-311] analyzing module mac_source_parser INFO: [VRFC 10-2263] Analyzing SystemVerilog file "/home/xakstreet/Documents/Xilinx_projects/Vivado17_1/gmii_switch/src/rtl/TestBench.sv" into library xil_defaultlib WARNING: [VRFC 10-2167] variable fT must explicitly be declared as automatic or static [/home/xakstreet/Documents/Xilinx_projects/Vivado17_1/gmii_switch/src/rtl/TestBench.sv:80] INFO: [VRFC 10-311] analyzing module TestBench INFO: [VRFC 10-2263] Analyzing Verilog file "/home/xakstreet/Documents/Xilinx_projects/Vivado17_1/gmii_switch/xproject/gmii_switch.sim/sim_1/behav/glbl.v" into library xil_defaultlib INFO: [VRFC 10-311] analyzing module glbl xvhdl -m64 --relax -prj TestBench_vhdl.prj INFO: [USF-XSim-69] 'compile' step finished in '0' seconds INFO: [USF-XSim-3] XSim::Elaborate design INFO: [USF-XSim-61] Executing 'ELABORATE' step in '/home/xakstreet/Documents/Xilinx_projects/Vivado17_1/gmii_switch/xproject/gmii_switch.sim/sim_1/behav' Vivado Simulator 2017.1 Copyright 1986-1999, 2001-2016 Xilinx, Inc. All Rights Reserved. Running: /home/xakstreet/XilinxDistr/Vivado/2017.1/bin/unwrapped/lnx64.o/xelab -wto 9b9d5eb16de34b8c975b93350c2304c7 --debug typical --relax --mt 8 -L fifo_generator_v13_1_4 -L xil_defaultlib -L axis_infrastructure_v1_1_0 -L axis_data_fifo_v1_1_13 -L axis_clock_converter_v1_1_13 -L unisims_ver -L unimacro_ver -L secureip -L xpm --snapshot TestBench_behav xil_defaultlib.TestBench xil_defaultlib.glbl -log elaborate.log Using 8 slave threads. Starting static elaboration WARNING: [VRFC 10-278] actual bit length 10 differs from formal bit length 16 for port s_axis_tdata [/home/xakstreet/Documents/Xilinx_projects/Vivado17_1/gmii_switch/src/rtl/gmii_data_combiner.sv:82] WARNING: [VRFC 10-278] actual bit length 10 differs from formal bit length 16 for port m_axis_tdata [/home/xakstreet/Documents/Xilinx_projects/Vivado17_1/gmii_switch/src/rtl/gmii_data_combiner.sv:86] WARNING: [VRFC 10-1783] select index 2 into rrst_reg is out of bounds [/wrk/2017.1/nightly/2017_04_14_1846317/packages/customer/vivado/data/ip/xilinx/fifo_generator_v13_1/simulation/fifo_generator_vlog_beh.v:4885] WARNING: [VRFC 10-597] element index -1 into num_read_words_dc is out of bounds [/wrk/2017.1/nightly/2017_04_14_1846317/packages/customer/vivado/data/ip/xilinx/fifo_generator_v13_1/simulation/fifo_generator_vlog_beh.v:5490] WARNING: [VRFC 10-597] element index -1 into num_write_words_dc is out of bounds [/wrk/2017.1/nightly/2017_04_14_1846317/packages/customer/vivado/data/ip/xilinx/fifo_generator_v13_1/simulation/fifo_generator_vlog_beh.v:5540] Completed static elaboration Starting simulation data flow analysis Completed simulation data flow analysis ERROR: [XSIM 43-3316] Signal SIGSEGV received. Printing stacktrace... [0] /home/xakstreet/XilinxDistr/Vivado/2017.1/bin/unwrapped/lnx64.o/xelab() [0x6fd754] [1] /home/xakstreet/XilinxDistr/Vivado/2017.1/bin/unwrapped/lnx64.o/xelab() [0x75e249] [2] /home/xakstreet/XilinxDistr/Vivado/2017.1/bin/unwrapped/lnx64.o/xelab() [0x75e377] [3] /home/xakstreet/XilinxDistr/Vivado/2017.1/bin/unwrapped/lnx64.o/xelab() [0x75e377] [4] /home/xakstreet/XilinxDistr/Vivado/2017.1/bin/unwrapped/lnx64.o/xelab() [0x76a21b] [5] /home/xakstreet/XilinxDistr/Vivado/2017.1/bin/unwrapped/lnx64.o/xelab() [0x71838b] [6] /home/xakstreet/XilinxDistr/Vivado/2017.1/bin/unwrapped/lnx64.o/xelab() [0x46783c] [7] /home/xakstreet/XilinxDistr/Vivado/2017.1/bin/unwrapped/lnx64.o/xelab() [0x476c54] [8] /home/xakstreet/XilinxDistr/Vivado/2017.1/bin/unwrapped/lnx64.o/xelab() [0x44b9ef] [9] /lib/x86_64-linux-gnu/libc.so.6(__libc_start_main+0xe7) [0x7ffa5160db97] [10] /home/xakstreet/XilinxDistr/Vivado/2017.1/bin/unwrapped/lnx64.o/xelab() [0x465621] Done INFO: [USF-XSim-69] 'elaborate' step finished in '1' seconds INFO: [USF-XSim-99] Step results log file:'/home/xakstreet/Documents/Xilinx_projects/Vivado17_1/gmii_switch/xproject/gmii_switch.sim/sim_1/behav/elaborate.log' ERROR: [USF-XSim-62] 'elaborate' step failed with error(s). Please check the Tcl console output or '/home/xakstreet/Documents/Xilinx_projects/Vivado17_1/gmii_switch/xproject/gmii_switch.sim/sim_1/behav/elaborate.log' file for more information. ERROR: [Vivado 12-4473] Detected error while running simulation. Please correct the issue and retry this operation. ERROR: [Common 17-39] 'launch_simulation' failed due to earlier errors. Я вот не пойму - это вивадо симулятор (17.1) так не дружит с систем верилогом или я что-то не так делаю В файле лога продублирована информация про SIGSEGV - я не знаю что это за сигнал =/ (https://github.com/xakstreet/gmii_switch - вот сам проект для которого этот файл симуляции) как-то я много понаписал лишнего - суть вопроса в том - использует ли кто в вивадо task в интерфейсах и вызывал ли параллельно 2 task через 2 interface одного типа? Ест ли это симулятор вивадо или надо перейти на моделсим? P/S Проблема выявлена - нельзя class.randomize делать внутри процесса, который внутри интерфейса. Если вынести класс из task, а операцию randomize проделывать отдельно не в interface, то вроде как все работает interface gmii_interface_io_outer (input clk, gmii_interface_io.master port); frameParameters fT = new; modport sendData(import send_rx_frame); task send_rx_frame(input logic [47:0] MAC_SRC_VAL, input logic [47:0] MAC_DST_VAL); $display("Shrinked = %d, Size = %d", fT.shrinked_preamble, fT.frame_length); port.rx_dv = 0; port.rx_err = 0; port.rxd = 8'h00; for(int i=0;i<12;i++)begin : send_interframe @(posedge clk); port.rx_dv = 0; port.rx_err = 0; port.rxd = 8'h55; end for(int i=0;i<(6+fT.shrinked_preamble);i++)begin : send_preamble @(posedge clk); port.rx_dv = 1; port.rx_err = 0; port.rxd = 8'h55; end @(posedge clk);//end of preamble port.rx_dv = 1; port.rx_err = 0; port.rxd = 8'hD5; for(int i=0;i<6;i++)begin : send_MAC_dst @(posedge clk); port.rx_dv = 1; port.rx_err = 0; if (fT.frame_type==BROADCAST_P) begin port.rxd = 8'hFF; end else begin port.rxd = MAC_DST_VAL[i*8+:8]; end end for(int i=0;i<6;i++)begin : send_MAC_src @(posedge clk); port.rx_dv = 1; port.rx_err = 0; port.rxd = MAC_SRC_VAL[i*8+:8]; end for(int i=0;i<fT.frame_length;i++)begin : send_payload @(posedge clk); port.rx_dv = 1; port.rx_err = 0; port.rxd = $urandom(); end @(posedge clk);//end of packet port.rx_dv = 0; port.rx_err = 0; port.rxd = 8'h55; endtask : send_rx_frame endinterface: gmii_interface_io_outer initial begin : sender_0 @clk_start;//wait phase initialize gmii_flow_0.fT.randomize; gmii_flow_0.sendData.send_rx_frame(20,40); end initial begin : sender_1 @clk_start;//wait phase initialize gmii_flow_1.fT.randomize; gmii_flow_1.fT.randomize; gmii_flow_1.sendData.send_rx_frame(20,40); end Извиняюсь за сумбур, проблему-то решил, но причины возникновения не понял
  6. Это этап разработки с которым возникли проблемы, еще много всего есть и baremetal нам не подходит. Но к счастью вроде понимание как и что надо делать пришло.
  7. ну на данный момент у меня нет и u-boot, если имеется в виду что можно было оставить u-boot из первого примера, на который я сослался, то я этого не сделал просто потому, что он из другого примера)
  8. В процессе генерации uImage я полагаю, просто на мой взгляд проблема не в самом итоговом dtb, а именно в том как создавать u-boot. Я лучше пройдусь еще раз по всему и тогда сформулирую ответ корректнее
  9. Спасибо, пытался пройтись по той инструкции, но где-то налажал, и показалось что с петалинуксом проще, но не тут то было, попробую еще раз по нему пройтись
  10. Ниже приведено содержание этих логов(он печетался в консоль) - например для 18.3, гуглить - естественно гуглил, но пока информации не нашел. А из лога видно, что не был найден axi_sysid_0 - но где он не был найден и почему - это мне не понятно. Но я Вас в общем понял - с такой постановкой вопроса я тут ответа не найду, спасибо Log data follows: | DEBUG: Executing shell function do_compile | Error: /home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj/build/tmp/work/plnx_zynq7-xilinx-linux-gnueabi/device-tree/xilinx+gitAUTOINC+b7466bbeee-r0/pl-delete-nodes-zynq-zc702-adv7511.dtsi:13.15-27 Label or path axi_sysid_0 not found | FATAL ERROR: Syntax error parsing input tree | WARNING: /home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj/build/tmp/work/plnx_zynq7-xilinx-linux-gnueabi/device-tree/xilinx+gitAUTOINC+b7466bbeee-r0/temp/run.do_compile.22688:1 exit 1 from 'dtc -I dts -O dtb -R 8 -p 0x1000 -b 0 -i /home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj/build/../components/plnx_workspace/device-tree/device-tree -i /home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj/build/tmp/work-shared/plnx-zynq7/kernel-source/include -i /home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj/build/tmp/work-shared/plnx-zynq7/kernel-source/include -i /home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj/build/tmp/work/plnx_zynq7-xilinx-linux-gnueabi/device-tree/xilinx+gitAUTOINC+b7466bbeee-r0 -i/home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj/build/tmp/work-shared/plnx-zynq7/kernel-source/arch/arm/boot/dts -o ${DTS_NAME}.dtb `basename ${DTS_FILE}`.pp' | ERROR: Function failed: do_compile (log file is located at /home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj/build/tmp/work/plnx_zynq7-xilinx-linux-gnueabi/device-tree/xilinx+gitAUTOINC+b7466bbeee-r0/temp/log.do_compile.22688)
  11. не работал, но я не понимаю почему должно быть сложно просто собрать готовый пример - есть общее представление как что работает, но как говорится, куда и в какой последовательности нажимать не совсем понятно, так как я уже привел пример в теме как делая по инструкции можно не добиться ничего
  12. все так + прием с HID по USB(то бишь с клавиатуры)
  13. Первый-то пункт я понял, а можно пошаговую инструкцию к второму и третьему где-то найти? Я пока еще не понимаю что из этого как делается. Спасибо.
  14. Привет всем! У меня глупый вопрос из разряда "как пользоваться документацией", заранее прошу прощения:) Возникла задача поднять Linux на плате zc702 с поддержкой hdmi. Я поднял для начала ОС без поддержки hdmi со всеми дефолтными настройками (https://medium.com/developments-and-implementations-on-zynq-7000-ap/install-ubuntu-16-04-lts-on-zynq-zc702-using-petalinux-2016-4-e1da902eaff7 - вот по этой инструкции), но дальше так и не смог построить методику разработки. Для моих задач уже есть готовый пример от AD: https://github.com/analogdevicesinc/hdl - вот с этого репозитория можно выдрать пример adv7511 который как раз мне нужен, далее генерируется hdf файл в вивадо - пока все понятно и с этим проблем не было(использовал версию вивадо 18.2 и соответствующую ветку репозитория) Но далее: https://wiki.analog.com/resources/tools-software/linux-build/generic/petalinux - вот инструкция как построить загрузочный модуль https://wiki.analog.com/resources/tools-software/linux-build/generic/zynq - а вот инструкция по сборке ядра Так вот - если следовать инструкциям для petalinux я получаю следующее(попробовал разные версии петалинукса): Для petalinux 18.2 xakstreet@xakstreet-PC:~/Documents/Projects/Xilinx_Tools/Petalinux18_2$ source settings.sh PetaLinux environment set to '/home/xakstreet/Documents/Projects/Xilinx_Tools/Petalinux18_2' INFO: Checking free disk space INFO: Checking installed tools INFO: Checking installed development libraries INFO: Checking network and other services WARNING: No tftp server found - please refer to "PetaLinux SDK Installation Guide" for its impact and solution xakstreet@xakstreet-PC:~/Documents/Projects/Xilinx_Tools/Petalinux18_2$ cd /home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data xakstreet@xakstreet-PC:~/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data$ petalinux-create -t project --template zynq --name PetaProj INFO: Create project: PetaProj INFO: New project successfully created in /home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj xakstreet@xakstreet-PC:~/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data$ cd PetaProj/ xakstreet@xakstreet-PC:~/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj$ petalinux-config --get-hw-description=/home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/adv7511_zc702.sdk INFO: Getting hardware description... INFO: Rename system_top.hdf to system.hdf [INFO] generating Kconfig for project [INFO] menuconfig project /home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj/build/misc/config/Kconfig.syshw:30:warning: defaults for choice values not supported /home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj/build/misc/config/Kconfig:597:warning: config symbol defined without type configuration written to /home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj/project-spec/configs/config *** End of the configuration. *** Execute 'make' to start the build or try 'make help'. [INFO] sourcing bitbake [INFO] generating plnxtool conf [INFO] generating meta-plnx-generated layer [INFO] generating machine configuration [INFO] generating bbappends for project . This may take time ! [INFO] generating u-boot configuration files [INFO] generating kernel configuration files [INFO] generating kconfig for Rootfs [INFO] oldconfig rootfs [INFO] generating petalinux-user-image.bb xakstreet@xakstreet-PC:~/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj$ petalinux-build [INFO] building project [INFO] sourcing bitbake INFO: bitbake petalinux-user-image Parsing recipes: 100% |######################################################################################################################################################################| Time: 0:00:46 Parsing of 2559 .bb files complete (0 cached, 2559 parsed). 3432 targets, 148 skipped, 0 masked, 0 errors. NOTE: Resolving any missing task queue dependencies Initialising tasks: 100% |###################################################################################################################################################################| Time: 0:00:05 Checking sstate mirror object availability: 100% |###########################################################################################################################################| Time: 0:00:11 NOTE: Executing SetScene Tasks NOTE: Executing RunQueue Tasks ERROR: device-tree-xilinx+gitAUTOINC+f38738e568-r0 do_patch: Command Error: 'quilt --quiltrc /home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj/build/tmp/work/plnx_zynq7-xilinx-linux-gnueabi/device-tree/xilinx+gitAUTOINC+f38738e568-r0/recipe-sysroot-native/etc/quiltrc push' exited with 0 Output: Applying patch 0001-fix-the-clock-frequency-generation.patch patching file device_tree/data/common_proc.tcl Hunk #1 FAILED at 1264. Hunk #2 FAILED at 1394. Hunk #3 FAILED at 1523. Hunk #4 succeeded at 2933 (offset 20 lines). 3 out of 4 hunks FAILED -- rejects in file device_tree/data/common_proc.tcl Patch 0001-fix-the-clock-frequency-generation.patch does not apply (enforce with -f) ERROR: device-tree-xilinx+gitAUTOINC+f38738e568-r0 do_patch: Function failed: patch_do_patch ERROR: Logfile of failure stored in: /home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj/build/tmp/work/plnx_zynq7-xilinx-linux-gnueabi/device-tree/xilinx+gitAUTOINC+f38738e568-r0/temp/log.do_patch.18432 ERROR: Task (/home/xakstreet/Documents/Projects/Xilinx_Tools/Petalinux18_2/components/yocto/source/arm/layers/meta-xilinx/meta-xilinx-bsp/recipes-bsp/device-tree/device-tree.bb:do_patch) failed with exit code '1' NOTE: Tasks Summary: Attempted 2203 tasks of which 1776 didn't need to be rerun and 1 failed. Summary: 1 task failed: /home/xakstreet/Documents/Projects/Xilinx_Tools/Petalinux18_2/components/yocto/source/arm/layers/meta-xilinx/meta-xilinx-bsp/recipes-bsp/device-tree/device-tree.bb:do_patch Summary: There were 2 ERROR messages shown, returning a non-zero exit code. ERROR: Failed to build project Для 18.3: xakstreet@xakstreet-PC:~/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data$ source /home/xakstreet/Documents/Projects/Xilinx_Tools/Petalinux18_3/settings.sh PetaLinux environment set to '/home/xakstreet/Documents/Projects/Xilinx_Tools/Petalinux18_3' INFO: Checking free disk space INFO: Checking installed tools INFO: Checking installed development libraries INFO: Checking network and other services WARNING: No tftp server found - please refer to "PetaLinux SDK Installation Guide" for its impact and solution xakstreet@xakstreet-PC:~/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data$ petalinux-create -t project --template zynq --name PetaProj INFO: Create project: PetaProj INFO: New project successfully created in /home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj xakstreet@xakstreet-PC:~/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data$ cd PetaProj/ xakstreet@xakstreet-PC:~/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj$ petalinux-config --get-hw-description=/home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/adv7511_zc702.sdk INFO: Getting hardware description... INFO: Rename system_top.hdf to system.hdf [INFO] generating Kconfig for project [INFO] menuconfig project configuration written to /home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj/project-spec/configs/config *** End of the configuration. *** Execute 'make' to start the build or try 'make help'. [INFO] sourcing bitbake [INFO] generating plnxtool conf [INFO] generating meta-plnx-generated layer [INFO] generating machine configuration [INFO] generating bbappends for project . This may take time ! [INFO] generating u-boot configuration files [INFO] generating kernel configuration files [INFO] generating kconfig for Rootfs [INFO] oldconfig rootfs [INFO] generating petalinux-user-image.bb xakstreet@xakstreet-PC:~/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj$ petalinux-build [INFO] building project [INFO] sourcing bitbake INFO: bitbake petalinux-user-image Parsing recipes: 100% |######################################################################################################################################################################| Time: 0:00:49 Parsing of 2576 .bb files complete (0 cached, 2576 parsed). 3452 targets, 149 skipped, 0 masked, 0 errors. NOTE: Resolving any missing task queue dependencies Initialising tasks: 100% |###################################################################################################################################################################| Time: 0:00:05 Checking sstate mirror object availability: 100% |###########################################################################################################################################| Time: 0:00:11 NOTE: Executing SetScene Tasks NOTE: Executing RunQueue Tasks ERROR: device-tree-xilinx+gitAUTOINC+b7466bbeee-r0 do_compile: Function failed: do_compile (log file is located at /home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj/build/tmp/work/plnx_zynq7-xilinx-linux-gnueabi/device-tree/xilinx+gitAUTOINC+b7466bbeee-r0/temp/log.do_compile.22688) ERROR: Logfile of failure stored in: /home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj/build/tmp/work/plnx_zynq7-xilinx-linux-gnueabi/device-tree/xilinx+gitAUTOINC+b7466bbeee-r0/temp/log.do_compile.22688 Log data follows: | DEBUG: Executing shell function do_compile | Error: /home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj/build/tmp/work/plnx_zynq7-xilinx-linux-gnueabi/device-tree/xilinx+gitAUTOINC+b7466bbeee-r0/pl-delete-nodes-zynq-zc702-adv7511.dtsi:13.15-27 Label or path axi_sysid_0 not found | FATAL ERROR: Syntax error parsing input tree | WARNING: /home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj/build/tmp/work/plnx_zynq7-xilinx-linux-gnueabi/device-tree/xilinx+gitAUTOINC+b7466bbeee-r0/temp/run.do_compile.22688:1 exit 1 from 'dtc -I dts -O dtb -R 8 -p 0x1000 -b 0 -i /home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj/build/../components/plnx_workspace/device-tree/device-tree -i /home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj/build/tmp/work-shared/plnx-zynq7/kernel-source/include -i /home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj/build/tmp/work-shared/plnx-zynq7/kernel-source/include -i /home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj/build/tmp/work/plnx_zynq7-xilinx-linux-gnueabi/device-tree/xilinx+gitAUTOINC+b7466bbeee-r0 -i/home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj/build/tmp/work-shared/plnx-zynq7/kernel-source/arch/arm/boot/dts -o ${DTS_NAME}.dtb `basename ${DTS_FILE}`.pp' | ERROR: Function failed: do_compile (log file is located at /home/xakstreet/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj/build/tmp/work/plnx_zynq7-xilinx-linux-gnueabi/device-tree/xilinx+gitAUTOINC+b7466bbeee-r0/temp/log.do_compile.22688) ERROR: Task (/home/xakstreet/Documents/Projects/Xilinx_Tools/Petalinux18_3/components/yocto/source/arm/layers/meta-xilinx/meta-xilinx-bsp/recipes-bsp/device-tree/device-tree.bb:do_compile) failed with exit code '1' NOTE: Tasks Summary: Attempted 3250 tasks of which 2377 didn't need to be rerun and 1 failed. Summary: 1 task failed: /home/xakstreet/Documents/Projects/Xilinx_Tools/Petalinux18_3/components/yocto/source/arm/layers/meta-xilinx/meta-xilinx-bsp/recipes-bsp/device-tree/device-tree.bb:do_compile Summary: There was 1 ERROR message shown, returning a non-zero exit code. ERROR: Failed to build project xakstreet@xakstreet-PC:~/Documents/Projects/VivadoProj_18_2/zc702_hdmi/hdl/projects/adv7511/zc702/Linux_data/PetaProj$ C 19.2 так же были проблемы - не буду приводить тут что бы не загромождать еще больше(в инструкции было написано, что нужен petalinux 18.3) Таким образом у меня возникает вопрос как с этим тулом вообще работать?Где я мог ошибиться? есть ли у кого методика как с этим работать? так как мне представлялось что это должна быть уже давно отработанная алгоритмика действий. Сам я не работал ни с цинком ни с петалинуксом до настоящего момента...