litv

Хороший синтезатор оптимальную логику мультиплексоров нормально сделает сам. Например Synplify. Придерживаться лучше рекомендаций от производителя по реализации. Ибо в разных семействах ПЛИС есть отличия, которые могут сильно менять оптимальное решение.

http://ebook.pldworld.com/_eBook/FPGA／HDL/-Eng-/HDL Chip Design. A Practical Guide for Designing, Synthesizing and Simulating ASICs and FPGAs Using VHDL or Verilog (Douglas Smith).pdf

Ну по самой то APA 1000 все же есть, https://eu.mouser.com/datasheet/2/268/ProASICPlus_DS-1592018.pdf Аналог должен соответствовать.

Возможно помочь перемежением в Вашем случае. Оно + помехоустойчивое кодирование вдвоем эффективнее. http://celnet.ru/peremez.php „Добрым словом и пистолетом вы можете добиться гораздо большего, чем одним только добрым словом.“ — Аль Капоне

Обвинить представителей Матлаба что они рекламируют Матлаб - это как Кока Коле сказать что нет рекламы Байкала. Кстати не все нужно рисовать, есть и язык для написания блоков.

Проверьте внимательно ноги, на которые заведены сигналы. Работают ли они на такой большой частоте? Бился как-то с похожей проблемой (правда, у альтеры). Оказалось, что шина АЦП была заведена на специфичные ножки ПЛИС, которые не могут в большие частоты в режиме user i/o. Могу наврать, но вроде это были ноги DQ/DQS, которые заводятся на memory controller и так же могут быть использованы как пользовательские вводы-выводы. (это nice_vladi советовал)

Привет! После запуска Vivado (2020.2) долго ничего не происходит, затем сообщение Timeout ..... Версия Windows Server 2008 R2 Enterprise Service Pack 1 64 bit.

Привет! До vivado 2020.2 мы ставили ее на windows server и все работало. Но vivado 2020.2 неожиданно вспомнила что нет поддержки для Windows Server и не запускается после установки. Кто-то еще в этой теме?

1) Xilinx Soft free - https://www.xilinx.com/products/design-tools/vivado/vivado-webpack.html 2) Поддерживаемые им приборы - https://www.xilinx.com/products/design-tools/vivado/vivado-webpack.html#tabAnchor-architecture Сайт Xilinx наполнен виде туториалами примерами и документами и wiki. Его родимого и читать. Поставщик Inline.

Не работать в 2020.2

https://www.xilinx.com/products/boards-and-kits/smartlynq-data-cable.html

https://ru.wikipedia.org/wiki/UDP

Добрый день! Можем встретиться в Москве, буду работать с 15 по 17 сентября на выставке http://www.chipexpo.ru/. Выставка всяко может быть интересна нашим людям. Там и обучения Verilog_у (Сколковская школа синтеза цифровых схем на Verilog) и новинки электронных и коммуникационных компаний и тд... Я буду на стенде С30 (АО Иркос). Подходите , поговорим за ПЛИС и тенденции.

Было тут В Матлабе - https://se.mathworks.com/solutions/aerospace-defense/standards/do-254.html или тут https://docs.exponenta.ru/slcheck/ug/model-checks-for-do-178cdo-331-standard-compliance_mw_a52bfc8a-8bd4-4892-a829-4c33a541a75f.html .