Перейти к содержанию

    

litv

Свой
  • Публикаций

    414
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

1 Подписчик

Информация о litv

  • Звание
    Местный

Контакты

  • Сайт
    http://
  • Skype
    alexander.litvinov3

Информация

  • Город
    Воронеж

Посетители профиля

4 777 просмотров профиля
  1. Имеется ввиду "захлебывается в данных " что мы стараемся переносить больше обработки в ПЛИС чтобы снизить поток для обработки в компьютере. 6Гигабит полосу с эфира фиг переработаешь даже не в реальном времени в компе. Паузу ставим даже при гигабитном потоке часто.
  2. Лучше UDP ничего по скорости быть не может. Пишем через Гигабитный езернет для записи на винт 102.4 Мбайт в секунду без разрывов. Писали до 120 МБайт. Нужен конечно винт соответствующий.
  3. Это форум Вам никто не обязан. Вторая ссылка на yandex - http://www.vzpp-s.ru/production/catalog.pdf написано какими аналогами они являются. Подпишите соглашение с ВЗПП - Вам ВСЕ скажут. После подписи.
  4. Вам видимо и 6.2 тогда не поможет. Глюки в основном зависят от качества разработки проекта, а не от версии софта. Который Вы с таким надрывом ищете.
  5. А ПОЧЕМУ не подойдут 6.1 с sp3 или 7.1 которые есть на сайте Xilinx?
  6. А почему не подойдут 6.1 с sp3 или 7.1 которые есть на сайте Xilinx?
  7. Можно и через FIFO (ресемплеры и Фарроу оказывается не нужны ). Ну и SFDR какой-нибудь будет тогда 10-20 дб и это еще хороши если так . Обычно связка современная связка АЦП ПЛИС для не для таких странных SFDR.
  8. Читайте https://sharkfesteurope.wireshark.org/assets/presentations16eu/02.pdf . Можно записать например https://www.ntop.org/products/traffic-recording-replay/n2disk/ а затем уже в wireshark.
  9. Можно вот такой логической схемкой. By Шевкопляс Б.В., Микропроцессорные структуры инженерные решения. 1986 год. Ну и под LUT 6 или 4х входовой оптимизировать. Хотя Synplify и сам .........
  10. Работайте на Xilinx = корка БПФ БЕСПЛАТНАЯ :)
  11. А почему коэффициенты не рассчитывал в Матлабах и других программах? Религия не позволяет? Куча бесплатных программ например http://www.winfilter.20m.com/ . Кстати можно все делать самому, в учебниках описан процесс синтеза фильтров. Только нафига человеку с учебником вообще форум электроникс ? Учебник мозги руки и vhdl . http://www.dsplib.ru/content/filters/fir/fir.html
  12.   

    Привет. Осваиваю system generator. Может кто подскажет как бы мне формировать стробы определенной длительности и периода? Нашел решение где могу формировать такт с определенной частотой, а вот длительность.... Вообще хочу управлять динамически 4-х разрядным семисегментным индикатором.

    image.png.7a5437e2c95928766726511173b3c8b8.png

    1. litv

      litv

      Привет . Нарисована какая-то ерунда.

      System Generator не причем - но как среда для моделирования подойдет.

      Вы и на языке VHDL не готовы тоже.

      Нужны базовые знания по проектированию логических схем.

      Значит Вам задание.

      1) Хоровиц и Хилл учебник. http://stomfaq.ru/22801/22801.pdf

      страница 546.

      2) Все надо делать на счетчиках и триггерах для стробов и периодов.

      У Вас есть счетчик например 8 разрядный с максимальной частотой,

      анализируя его выходы(они будут на частотах /2,/4,/8 ......) можно путем дешифрации выбрать любые периоды Вам нужные.

       

      Уилкинсон Барри. Основы проектирования цифровых схем

      Бойко В.И., Гуржий А.Н., Жуйков В.Я. и др. Схемотехника электронных систем. Цифровые устройства

       

      Мальцева Л.А. Основы цифровой техники

       

      читайте

      ну и google тоже содержит ответы.

    2. Olegus

      Olegus

      Привет. Сформировал стробы заданного периода на счетчике путем анализа его разрядов (можно получить деление кратное 2^n), т.е с периодом без проблем. Длительность же сформировал с помощью логического элемента И и задержки -delay. Может выглядит не очень (рис. 111), но в результате получил требуемую длительность и период- то что надо было для управления семисегментным  индикатором. Пробовал собрать на логических элементах G триггер - System generator ругается не поддерживает такие типы обратных связей (рис.3333).

      Второй вариант этой же задачи реализовал с помощью счетчика и блока M-code-(рис. 2222) показалось более стройно и удобно там же прописал поджиг элементов индикатора для каждой конкретной цифры (дешифрацию) проверил на отладочной плате -работает.  

      Прочитав вашу статью по System generator, купил себе отладочную плату с Spartan 6 и решил добится результата, так как до того много работал с Matlab и раньше были мысли подобное попробовать, но не было уверенности, что это может работать и давать результат, но вы убедительно показали обратное.

      Изначально я хочу с цифрового датчика температуры ( на отладочной плате ) по протоколу передачи данных по I2C считать данные и отобразить результат на семисегментном   индикаторе. Поэтому эту задачу разбил на две: управление семисегментным индикатором и формирование контролера I2C master.

      Подскажите пожалуйста, какие этапы необходимо пройти чтобы в System generator создать контролер I2C master для считывания данных с датчика, какие подзадачи для этого  необходимо решить. Спасибо!!!

       

      111.png

      2222.png

      3333.png

  13. Если тактовые будут различаться то эффект то же будет. Делают специальные схемы для подстройки клока на каждый АЦП с каким нибудь шагом. см http://www.setdsp.ru/modules/fmc/sfm-4a250/ "заложенная возможность подстройки тактового сигнала каждой микросхемы АЦП с шагом 150 пс облегчает достижение синфазности тактирования каналов АЦП в системах радиолокации на основе ФАР" Чтобы исключить старт фильтров сравнить сигнал синуса сразу после АЦП.