litv

Xilinx, Inc. (NASDAQ: XLNX), лидер в области адаптивных и интеллектуальных вычислений, сегодня объявил о системе проектирования Vitis™ (произносится Vī) -tis) –унифицированной программной платформе, которая позволяет широкому кругу новых разработчиков, включая инженеров-программистов и специалистов по искусственному интеллекту, использовать преимущества аппаратной адаптивности. Разработанная за 5 лет с затратами на разработку в 1000 человеко-лет, унифицированная программная платформа Vitis автоматически приспосабливает аппаратную архитектуру Xilinx к программному или алгоритмическому коду без необходимости в аппаратных знаниях. Вместо навязывания проприетарной среды разработки, платформа Vitis включается в общий набор инструментов разработчика программного обеспечения и использует богатый набор оптимизированных библиотек с открытым исходным кодом, что позволяет разработчикам сосредоточиться на своих алгоритмах. Vitis не входит в состав среды Vivado™ DesignSuite, которая по-прежнему будет поддерживаться для тех, кто хочет проектировать код для аппаратуры, но и для них Vitis также может повысить производительность, упаковывая программно-вызываемые функции в аппаратно реализованные модули. «В связи с экспоненциально растущими вычислительными потребностями инженеры и ученые часто ограничены фиксированной природой аппаратуры, реализованной в кремнии», –сказал Виктор Пенг, президент и главный исполнительный директор Xilinx. «Xilinx создал единую среду, которая позволяет программистам и инженерам из всех дисциплин совместно разрабатывать и оптимизировать как свое аппаратное, так и программное обеспечение, используя инструменты и платформы, которые они уже знают и понимают. Это означает, что они могут адаптировать аппаратную архитектуру к своему приложению без необходимости разработки новой аппаратуры.»

https://habr.com/ru/company/piter/blog/265389/ Искусство пасти котов

Ну и нам еще и догадаться за Вас как на неизвестной нам плате не попасть выходом на чужой выход?

еще понажимайте , вроде работает

https://habr.com/ru/post/250511/

Имеется ввиду "захлебывается в данных " что мы стараемся переносить больше обработки в ПЛИС чтобы снизить поток для обработки в компьютере. 6Гигабит полосу с эфира фиг переработаешь даже не в реальном времени в компе. Паузу ставим даже при гигабитном потоке часто.

Размер буфера у приемной программы какой?

Лучше UDP ничего по скорости быть не может. Пишем через Гигабитный езернет для записи на винт 102.4 Мбайт в секунду без разрывов. Писали до 120 МБайт. Нужен конечно винт соответствующий.

Это форум Вам никто не обязан. Вторая ссылка на yandex - http://www.vzpp-s.ru/production/catalog.pdf написано какими аналогами они являются. Подпишите соглашение с ВЗПП - Вам ВСЕ скажут. После подписи.

Вам видимо и 6.2 тогда не поможет. Глюки в основном зависят от качества разработки проекта, а не от версии софта. Который Вы с таким надрывом ищете.

А ПОЧЕМУ не подойдут 6.1 с sp3 или 7.1 которые есть на сайте Xilinx?

Неубедительно.

А почему не подойдут 6.1 с sp3 или 7.1 которые есть на сайте Xilinx?

Можно и через FIFO (ресемплеры и Фарроу оказывается не нужны ). Ну и SFDR какой-нибудь будет тогда 10-20 дб и это еще хороши если так . Обычно связка современная связка АЦП ПЛИС для не для таких странных SFDR.

Читайте https://sharkfesteurope.wireshark.org/assets/presentations16eu/02.pdf . Можно записать например https://www.ntop.org/products/traffic-recording-replay/n2disk/ а затем уже в wireshark.