Перейти к содержанию

    

litv

Свой
  • Публикаций

    405
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

1 Подписчик

Информация о litv

  • Звание
    Местный

Контакты

  • Сайт
    http://
  • Skype
    alexander.litvinov3

Информация

  • Город
    Воронеж

Посетители профиля

4 712 просмотра профиля
  1. Читайте https://sharkfesteurope.wireshark.org/assets/presentations16eu/02.pdf . Можно записать например https://www.ntop.org/products/traffic-recording-replay/n2disk/ а затем уже в wireshark.
  2. Можно вот такой логической схемкой. By Шевкопляс Б.В., Микропроцессорные структуры инженерные решения. 1986 год. Ну и под LUT 6 или 4х входовой оптимизировать. Хотя Synplify и сам .........
  3. Работайте на Xilinx = корка БПФ БЕСПЛАТНАЯ :)
  4. А почему коэффициенты не рассчитывал в Матлабах и других программах? Религия не позволяет? Куча бесплатных программ например http://www.winfilter.20m.com/ . Кстати можно все делать самому, в учебниках описан процесс синтеза фильтров. Только нафига человеку с учебником вообще форум электроникс ? Учебник мозги руки и vhdl . http://www.dsplib.ru/content/filters/fir/fir.html
  5.   

    Привет. Осваиваю system generator. Может кто подскажет как бы мне формировать стробы определенной длительности и периода? Нашел решение где могу формировать такт с определенной частотой, а вот длительность.... Вообще хочу управлять динамически 4-х разрядным семисегментным индикатором.

    image.png.7a5437e2c95928766726511173b3c8b8.png

    1. litv

      litv

      Привет . Нарисована какая-то ерунда.

      System Generator не причем - но как среда для моделирования подойдет.

      Вы и на языке VHDL не готовы тоже.

      Нужны базовые знания по проектированию логических схем.

      Значит Вам задание.

      1) Хоровиц и Хилл учебник. http://stomfaq.ru/22801/22801.pdf

      страница 546.

      2) Все надо делать на счетчиках и триггерах для стробов и периодов.

      У Вас есть счетчик например 8 разрядный с максимальной частотой,

      анализируя его выходы(они будут на частотах /2,/4,/8 ......) можно путем дешифрации выбрать любые периоды Вам нужные.

       

      Уилкинсон Барри. Основы проектирования цифровых схем

      Бойко В.И., Гуржий А.Н., Жуйков В.Я. и др. Схемотехника электронных систем. Цифровые устройства

       

      Мальцева Л.А. Основы цифровой техники

       

      читайте

      ну и google тоже содержит ответы.

    2. Olegus

      Olegus

      Привет. Сформировал стробы заданного периода на счетчике путем анализа его разрядов (можно получить деление кратное 2^n), т.е с периодом без проблем. Длительность же сформировал с помощью логического элемента И и задержки -delay. Может выглядит не очень (рис. 111), но в результате получил требуемую длительность и период- то что надо было для управления семисегментным  индикатором. Пробовал собрать на логических элементах G триггер - System generator ругается не поддерживает такие типы обратных связей (рис.3333).

      Второй вариант этой же задачи реализовал с помощью счетчика и блока M-code-(рис. 2222) показалось более стройно и удобно там же прописал поджиг элементов индикатора для каждой конкретной цифры (дешифрацию) проверил на отладочной плате -работает.  

      Прочитав вашу статью по System generator, купил себе отладочную плату с Spartan 6 и решил добится результата, так как до того много работал с Matlab и раньше были мысли подобное попробовать, но не было уверенности, что это может работать и давать результат, но вы убедительно показали обратное.

      Изначально я хочу с цифрового датчика температуры ( на отладочной плате ) по протоколу передачи данных по I2C считать данные и отобразить результат на семисегментном   индикаторе. Поэтому эту задачу разбил на две: управление семисегментным индикатором и формирование контролера I2C master.

      Подскажите пожалуйста, какие этапы необходимо пройти чтобы в System generator создать контролер I2C master для считывания данных с датчика, какие подзадачи для этого  необходимо решить. Спасибо!!!

       

      111.png

      2222.png

      3333.png

  6. Если тактовые будут различаться то эффект то же будет. Делают специальные схемы для подстройки клока на каждый АЦП с каким нибудь шагом. см http://www.setdsp.ru/modules/fmc/sfm-4a250/ "заложенная возможность подстройки тактового сигнала каждой микросхемы АЦП с шагом 150 пс облегчает достижение синфазности тактирования каналов АЦП в системах радиолокации на основе ФАР" Чтобы исключить старт фильтров сравнить сигнал синуса сразу после АЦП.
  7. Выпускаем всякие подобные вещи. Может быть что старт фильтров происходит не одновременно(просто на знаю как они реализованы). DCM отрабатывает какоето время, тоже зависит от реализации. Можно chipscop на одинаковом сигнале проверить.
  8. Привет. Вопрос интересный. Но не думаю что такие правила есть. И если есть то для процессора или ПЛИС или ASIC ? "Я вам про что толкую? Про смысл бытия! Для чего живет человек на земле? Скажите! ― Как же так сразу? И потом - где живет?… Ежели у нас, в Смоленской губернии, это одно… А ежели в Тамбовской - другое… ― Нет! Сие невыносимо!" В разных губерниях будет по разному . Какие ресурсы предпочтительны. Если уже нет умножителей а есть много логики - то CIC. Хотя тот же CIC в ПЛИС можно реализовать и на умножителях. А фильтр на распределенной логике. Кроме того можно проектировать систему скажем с неравномерностью в полосе пропускания 3 дб и подавлением 60 дб. И будет CIC и простой корректор. А можно проектировать с неравномерностью в полосе пропускания 0.1 дб и подавлением 100 дб. Сразу все станет непросто и забудете про тип реализации - начнете думать о том чтобы хоть как то сделать. Вообщем сначала все сравниваем в Матлаб. Потом при реализации по ресурсам.
  9. 1.Базовые станции сотовые на FPGA (лично тс участвовал). 2.Всякое сетевое оборудование тоже часто на FPGA. Эти два пункта любят обновлять под новый стандарт или прошивку. Cisco например. В энергетике делали проекты на ПЛИС - просто много было входов с датчиков. Для кабельного телевидения модуляторы делали. Для спутниковых модемов. Для управления станками с ЧПУ. Радиомониторинг гражданский и анализаторы спектра. Генераторы сигналов на ПЛИС.
  10. "никакого гребаного арма внутри" Значит Xilinx и Альтера с АРМ двигаются в неверном направлении. Дело не только в цене самой платы. Например на www.zedboard.org семейство из 5 плат. Но к ним куча готовых проектов, форум, wiki, поддержка модулей с ацп и цап, поддержка в Matlab и тд......
  11. Привет. Посоветуйте. Нужен готовый усилитель примерно около 23 дбм на полосы 935 – 960/1805-1880 МГц. Желательно малогабаритный . Бытовые усилители GSM часто не имеют такого усиления в этой части диапазона. Заранее спасибо
  12. Есть такой в НИИЭТ Воронеж, потому что КМ1867ВМ1 вроде бы выпускается. Можно в форум им написать(http://forum.niiet.ru/viewforum.php?f=52). И раньше был в Инструментальных системах в москве.
  13. https://electronix.ru/forum/lofiversion/ind...php/t31523.html https://www.milandr.ru/upload/smi/proektiro..._interfeysa.pdf
  14. Спасибо за комменты. Делается все сейчас так. В ПЛИС Xilinx из семейства Zynq UltraScale+ MPSoC есть MGT (мультигигабитные трансиверы) . К ним подключаем SFP модули. У нас так работает плата zcu-102(c sfp 10G). Они могут быть и на меди и на оптике и на 1 G и на 2.5 G и на 10 G. Просто для плат возможно хватило бы скорости 2.5G (а 1G точно не хватает). А использовать 10G - все равно комп захлебнется в данных. Кроме того корка 1G-2.5G бесплатная. Но все равно видимо будем делать 10G - чтото не стандартом попахивает от 2.5 .