Перейти к содержанию

    

Брик

Участник
  • Публикаций

    26
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о Брик

  • Звание
    Участник
  1. Горячая линия по САПР Cadence Allegro

    Цитата(Zurabob @ Oct 13 2016, 09:26) Вы можете приложить ваш проект , чтобы я мог посмотреть и сказать : где неточность ? Без проекта сложно сказать , где разрыв в цепи. : Я вам в лс написала)) Спасибо!
  2. Горячая линия по САПР Cadence Allegro

    Добрый день. Пробую моделировать в Sigrity PowerDC (проект импортирован из MG VX1.2- ODB++). Возникает ошибка при моделировании E/T Co-Simulation : "Error#10: No loop could be generated during voltage drop computation! Please click "Check Errors/Warnings" to check if open circuit exists" Что не нравится? и где можно посмотреть ошибки "Check Errors/Warnings"? Гугл не помог. С user’s guide тоже не сложилось. Камнями только не закидывайте) спасибо!
  3. Xpedition Enterprise Flow X-ENTP VX.1

    Добрый день! у меня Xpedition Enterprise VX.1.2 x64 и назрел такой такой вопрос, как сгенерировать .mdc? ранее в Expedition 7.9.5EE можно было через Report Writer, возможно есть иной путь, а не через установку VX1.2 х32 Спасибо заранее
  4. MG Expedition ликбез ...

    Добрый день, подскажите, пожалуйста, как вывести координаты glue spots)
  5. MG Expedition ликбез ...

    Добрый день! Камнями только не закидывайте, пожалуйста. Почему в DDRx Batch-Mode Wizard не доступны пункты Ibis model и т.д? Все модели присвоены, делаю аналогично "HyperLynx® Продвинутый Анализ Высокоскоростных Плат". Спасибо P.S. версии установленного HyperLynx 8.2.1 и 9.0.1
  6. MG Expedition ликбез ...

    Цитата(Ваня Цаберт @ Aug 9 2015, 00:38) Милая Брик. Я работаю с Альтерой, по-этому прямой ответ дать не смогу. Но. Когда тебе нужны ибисы, тем более на фпга, не нужно выкачивать их откуда-то, нужно их генерить в САПР напрямую. Скорее всего, у тебя в исе есть некая галочка, которую ты щёлкаешь и у тебя ибис генерится автоматом в папку проекта. Подключай дальше в рыси на рефдес плиски эту модель и смотри всё что хочешь. Мы не поняли друг друга) Xilinx на Спартан6 оставил одну общую ибис модель (.ibs) на 900 c лишним пина, и кучу .pkg на различные микросхемы данного семейства. Мне из одной общей ибис модели требуется вытащить единственную 6slx45tfgg484. И хз как это сделать. Xilinx предлагает скачать ISE и шаманить там, но пока у меня только танцы с бубнами, а дождя все так и нет
  7. MG Expedition ликбез ...

    Добрый день! Снова вопрос, просьба, возможно у кого-нибудь завалялись ibis модели на семейство Spartan6, а именно на модель на 6slx45tfgg484? Такое впечатление будто заблудилась в трех соснах smile3046.gif Cкачала с xilinx и .ibs и .pkg, а как объединить, достать нужную модель мозгов не хватает, или может подскажете, по шагам, как это реализовать (работаю в Hyperlynx)? Помучилась с ISE Xilinx, но пока как-то все грустно (( Заранее всем спасибо за ответы)
  8. Добрый день! Снова вопрос, просьба, возможно у кого-нибудь завалялись ibis модели на семейство Spartan6, а именно на модель на 6slx45tfgg484? Такое впечатление будто заблудилась в трех соснах скачала с xilinx и .ibs и .pkg, а как объединить, достать нужную модель мозгов не хватает. Разбираться с редакцией/написанием моделей, ISE/Vivado времени нет, но обязательно займусь, после сдачи проекта! Заранее всем спасибо за ответы)
  9. MG Expedition ликбез ...

    Цитата(Frederic @ Jul 30 2015, 14:53) попробуй Setup/SetupParametrs/RemapLayers Аэйнэнэнэ, Спасибо, все получилось ^_^ Цитата(MapPoo @ Jul 30 2015, 14:59) У меня у одного, при попытке добавить русскую букву р, блокируется редактирование? Все буквы-нормально... А вот р... Если просто набирать текст в propertis - набирается текст с р, но после установки - сразу блокирует... При этом текст без нее - нормально... У меня вообще русский текст не видно, что-то печатается, но все черно)
  10. MG Expedition ликбез ...

    Добрый день! у меня возник вопрос по Expedition PCB) Есть, например 2 внутренних слоях (пусть будет L5 и L6), где L5 - сигнальный, а L6 - питание, можно ли их поменять местами?)
  11. agregat, Corvus, ClayMan, всем спасибо за ответы (раньше ответить не получилось, без интернета остались) Желательно все же развести на 8 слоях, пока раскидала компоненты по плате, оставив без разводки память (JS28F256P30T95 и DDR3). В пример топологии скачала sp605, как советовал вначале agregat, разбираюсь потихоньку)
  12. Добрый день! Прошу подсказки/помощи) Получила задание на разводку DDR3 (MT41J256M16RE-15E IT) и FBGA с шагом 1 мм (Spartan6), никогда до этого ничего подобного не делала Так вот, вопрос по ПП, у Микрона свои рекомендации к стекапам для DRR3, у Xilinx для Spartan6 свои, какие более приоритетны? Как лучше сделать? Возможен ли вариант с другим количеством слоев (3< х <12)? буду рада любой помощи =) Спасибо
  13. MG Expedition ликбез ...

    Цитата(Kaligooola @ May 8 2015, 20:29) Если в NC Drill Generator на вкладке Drill Chart Options установлена галочка "Drill symbols on separate layers", то символы генерируются в слое Drill Drawing-Through, а таблица попадает в User Draft Layers > Drill Chart - Through. Возможно причина в этом. помогло Спасибо ^^ Всем спасибо)
  14. MG Expedition ликбез ...

    Цитата(Frederic @ May 7 2015, 08:50) в Drill Chart Options поставь галки в Line Separator не помогло(
  15. MG Expedition ликбез ...

    Добрый день! Пропала таблица "Through Holes" в Expedition PCB, причем Символы сверловки (Drill symbol/character assigment) появляются, а самой таблицы нет ( Drill Drawing-Through - включен (Display control -> General -> Drill Drawing ). Заранее спасибо за помощь)