Перейти к содержанию
    

AnnSchr

Участник
  • Постов

    120
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о AnnSchr

  • Звание
    Частый гость
    Частый гость

Контакты

  • Сайт
    Array

Информация

  • Город
    Array

Посетители профиля

1 883 просмотра профиля
  1. Если не надо точно-точно следовать топологии (особенно на внутренних слоях), а также, вы знаете, какие компоненты установлены - могу посмотреть.
  2. Предлагаю свои услуги по трассировке, а также по отрисовке схемы в Altium, если у вас ещё нет схемы. _____________ С уважением, Анна [email protected] +7-917-544-72-35 (есть Telegram)
  3. Коллеги, подскажите, пожалуйста. Загружаю в Altium из таблицы Ecxel параметры для библиотеки SchLib с помощью Tools/Parameter Manager. Все параметры загружаются нормально, кроме самих названий компонентов в библиотеке. Названия компонентов содержатся в графах "Identifier" и "Library Reference". Графа "Identifier" вообще не меняется, а графа "Library Reference" окна "Parameter Table Editor For Document" меняется, при нажатии кнопки "Accept Changes (Create ECO)" показывается, что изменения прошли успешно, но по факту названия не меняются, и при следующем входе в Parameter Manager графа "Library Reference" оказывается тоже не изменённой. Можно ли как-то названия компонентов в библиотеке автоматизированно изменить?
  4. Снятие галки "Designators" в разделе Compilied Names Expansion помогло. Спасибо! Тоже потом попробую, спасибо!
  5. Подскажите, коллеги, как распечатать лист канала в многоканальной схеме, чтобы позиционное обозначение печаталось без расшифровки. Сейчас позиционное обозначение микросхемы печатается не просто "D21", а "D21(A1D21,...)". Расшифровка в скобках не ярко, но печатается.
  6. Подскажите, пожалуйста, какой командой это делается. Как понимаю, рисуется Polygon cutout на слое Keep-Out Layer. А как в этой области запретить отверстия?
  7. Вырез криволинейный, к сожалению
  8. Коллеги, подскажите, можно ли научить Via Stitching не размещать отверстия в местах, где металлизация вырезана с помощью Polygon Pour Cutout? И задача-минимум - хотя бы расстановка отверстий только на полигоне, полигон имеет вырез по краю платы. Или здесь можно только фигурно очертить область для Via Stitching?
  9. Здравствуйте! Я - трассировщик печатных плат. Предлагаю свои услуги по трассировке платы в Altium, могу также отрисовать схему в Altium по вашему эскизу. Сделаю рабочие файлы для производства (герберы, файлы сверления, если надо, то файл установки для автомата-установщика компонентов). А в чём состоит курирование изготовления платы и пайки? ПО не разрабатываю. Откорректировать схему по вашим замечаниям смогу. ________________ С уважением, Анна, г. Москва [email protected]
  10. Возможно, соединение есть, просто не видно резиновых линий соединения. Посмотрите отверстия крупно, написана ли там цепь.
  11. Я оговариваю свою цену за услуги, прикидывая предполагаемое общее затраченное время на конкретную плату. "В пересчёте за один пин схемы" - как-то, мне кажется, очень сложно.
  12. А, минуя получение герберов, прямо из Альтиума получать отдельные слои металлизации в Parasolid - не нравится?
  13. А если правило Component Clearance не удалять, а поставить 0 в зазоре - поможет?
  14. Стандарт предприятия - да, очень желателен. И учтите, что при экспорте герберов названия слоёв передадутся изначальные. Т.е., если вы переименуете "Mechanical 4" в "Mechanical 1", в гербере он все равно будет "Mechanical 4".
  15. Shift + Пробел - это переключение режимов трассировки
×
×
  • Создать...