Jump to content

    

pavlovconst

Свой
  • Content Count

    91
  • Joined

  • Last visited

Everything posted by pavlovconst


  1. Щуп измерительный HP-2060. Оригинальный комплект насадок Встроенный делитель на 1 и на 10 Полоса - до 60 МГц Разъем BNC, совместим с советскими СР-50 Цена - 1000р. Продаю в Петербурге.
  2. Производитель Cypress Название CY8CKIT-042 PSoC 4 Pioneer Kit На плате: Микропроцессор ARM Cortex M0 USB-программатор Емкостной датчик-слайдер Разъемы ввода-вывода в стандарте Arduino Страница на сайте производителя http://www.cypress.com/documentation/devel...c-4-pioneer-kit Фото моего комплекта - https://yadi.sk/d/jydFTvkXncda5 Цена 500р. (Петербург) Доставку оплачивает покупатель
  3. В статье приемник (только приемник) занимает 5000 ячеек из 22000. Можно легко найти ПЛИС в десятки и даже сотни раз более емкие, другой вопрос - сколько это стоит. Напишите, что вы хотите сделать?
  4. Вообще ПЛИС - это цифровое устройство, поэтому встроенного радио нет. Но сделать можно всякое
  5. Аналоговый осциллограф-мультиметр С1-112А, полоса 10МГц, экспортный вариант Полный оригинальный комплект - инструкции со схемами, щупы, крышка-органайзер. В идеальном рабочем состоянии Цена 4900 р. Продаю в Петербурге. Если вы из другого города - нужно будет оплатить пересылку.
  6. Достаточно обконстрейнить быстрый клок. В общем-то и все. У вас нет асинхронных проблем. Clock domain - всего один. Да, в нем есть еще сигнал, который меняет состояние каждый второй такт (вы его зовете медленным клоком) - ну и ОК. А еще есть внешний ресет. Да, это внешний асинхронный сигнал, его нужно синхронизировать - записать в регистр по клоку. А на выходе регистра будет он уже синхронным в этом клок домейне. ОСтальные расчеты оставьте технике.
  7. То, что происходит в схеме между фронтами тактовой частоты - вас волновать по идее не должно. Вы же цифровым дизайном занимаетесь, а не аналоговым. Роутер постарается развести так, чтобы К СЛЕДУЮЩЕМУ фронту клока на выходе всех регистров был годный результат. Именно для этого пишутся констрейнты, в которых явно прописываются частоты и нестабильности клоков. Если времянка сошлась, схема БУДЕТ работать на этой частоте. Вот, это правильные слова! Нужно написать XDC constraints - и сетапы-холды будут проверены автоматически, и даже репорт будет генериться на каждую реинкарнацию дизайна.
  8. Я считаю, такого быть не может. Фронты не могут взяться ниоткуда. При делении частоты тем более. Еще раз поясните, откуда берется исходный тактовый сигнал и каким образом вы его делите. Даже если, допустим, медленная появляется из PLL и есть непредсказуемое время на ее раскачку, тогда сигнал locked можно использовать как enable для счетчиков, чтобы начать считать от одного момента во времени Очень полезно воспользоваться симулятором
  9. Если вам нужно знать фазовые соотношения - то они же и так известны. Частоты отличаются ровно в два раза ) Считайте такты быстрой и сможете пересчитать в медленную делением на два. Медленную умножайте. Каждый триггер на пути сигнала будут задерживать сигнал на один такт той частоты, которым он тактируется. Это можно учесть при отладке в симуляторе.
  10. Я так и хочу. Где взять FIFO, в которую можно закинуть сразу все сообщение, и что делает FSM у FIFO на входе?
  11. iosifk, Спасибо. Если можно, давайте обсудим в рамках форума. Что делает FSM? Подсовывает байты подряд на вход FIFO? Тогда зачем нужна FIFO? если мы ее руками фактически уже сделали?
  12. Здравствуйте! Разбираюсь с написанием UART-а на Kintex-7. Есть вопрос по архитектуре. Допустим, есть модуль трансмиттера module uart_tx (clk,rst,tx_data,tx_data_valid,tx_data_ack,txd); output txd; input clk, rst; input [7:0] tx_data; input tx_data_valid; output tx_data_ack; Он занимается выщелкиванием битов, с ним все понятно. Перед ним мне кажется правильным поставить очередь, которая занималась бы постепенной выдачей байтов, по одному. А на вход этой очереди хочется подавать сразу все сообщение. В идеале - переменной длины. Произошло некое событие - я сразу же в один такт помещаю в очередь, скажем, 18 байт, а дальше трансмиттер мееедленно их вычитывает. В FIFO генераторе можно сделать различную ширину входного и выходного портов, но только с отношением до 8:1. Не очень удобно. Подскажите, я вообще в правильную сторону думаю? Как обычно решается эта задача?
  13. Продам абсолютно новую отладочную плату, в заводской неоткрытой коробке DE0-Nano Development and Education Board Сайт производителя - http://www.terasic.com.tw/cgi-bin/page/arc...93&PartNo=1 Статьи на хабре с этой платой - http://habrahabr.ru/search/?q=de0-nano Статьи в сообществе с этой платой - http://we.easyelectronics.ru/search/topics/?q=de0-nano Характеристики: ПЛИС Cyclone® IV EP4CE22F17C6N Встроенный программатор-отладчик USB-Blaster 32MB SDRAM 2Kb I2C EEPROM Two 40-pin Headers (GPIOs) provides 72 3.3V I/O pins 8 green LEDs 2 debounced push-buttons 4 dip switches G-Sensor ADI ADXL345, 3-axis accelerometer with high resolution (13-bit) NS ADC128S022, 8-Channel, 12-bit A/D Converter Цена 3500р. Я из Петербурга. Если надо, вышлю почтой по России.