Jump to content

    

Doka

СуперМодераторы
  • Content Count

    2370
  • Joined

  • Last visited

Community Reputation

0 Обычный

About Doka

  • Rank
    Electrical Engineer

Контакты

  • Сайт
    http://idoka.ru
  • ICQ
    0
  • Jabber
    https://t.me/fpgasic

Старые поля

  • Vkontakte
    https://github.com/iDoka
  • LinkedIn
    https://ru.linkedin.com/in/idoka
  • Twitter
    https://twitter.com/idoka_ru

Recent Profile Visitors

The recent visitors block is disabled and is not being shown to other users.

  1. объединил обе темы модератор
  2. Yandex IO development kit

    видимо этот бюджетный Amlogic и в новой колонке, представленой сегодня: https://yandex.ru/alice/station-mini
  3. 1. HW имплементируем на верилог хеш, который используется в интересующей монете, полезно иметь также референсную си-модель, с которой пораундово и по-функцийно снимать векторы + сами референсные векторы (а для кандидатов на конкурс SHA3 благо такой пак имеется), потому как поначалу много крови попьёт тема правильного паддинга и каким концом вектора подавать в хеш (и собственно - размерность нарезки векторов) следующее с чем скорее всего придётся столкнуться - низкая частота работы (придётся продумать конвейер) + неоптимальное использование ресурсов (необходимо будет научиться укладывать Sboxes в BlockRAM, а сложение/избыточный_XOR в DSP48) далее надо как-то получить новое задание, а результат как-то надо выплюнуть обратно на хост, олдфаги используют UART, хипстота и миллениалы предпочитает PCI-E. С последним возни конечно больше, но главный вопрос - нафига, если заглаза хватает скоростей UARTа???..... ну и конечно в этом кейсе не рассматриваем перспективные memory-hard алгоритмы (CN-family, MTP, Equihash, Cuckoooo) - это другой класс со своими ноу-хау 2. SW обычно стараются не изобретать велосипед, а берут за основу уже написанный опенсорсный майнер, олдфаги предпочитают знакомый им со времён майнинга биткоина на плис sgminer, но большинству комфортнее работать с cpuminer - там и кодовая база поприятнее, и расширять ее новыми хешами/монетами удобнее, и новые алго появляются там с завидной регулярностью (одновременно или чуть позже форка - свежий пример: наделавший шума RVNv2 для защиты от FPGA, ага), фактически работа сводится к разработке враппера интересующих алго, которые по UART отправляют задание и принимают посчитанные шары. как-то так успехов!
  4. Yandex IO development kit

    неделю назад на конфе я.железо рассказали про новую платформу, которую выкатят до конца года - SoC-плата c UART с функционалом Алисы: подключение динамиков + микрофонов ( от 1 до 4), по UART выдаёт распознанную фразу либо распознанный смысл (в смысле умеет маппить "включи кондей" и "сделай прохладней" в одну команду AC_ON (условно)) PS: SoC используется не такой как в станции, а Amlogic A113X на нём колонки с "Алексой" построены. в FPC воткнут массив микрофонов, динамик подключен красными проводами
  5. нда.. особенности национального копирайтинга.. скажите лучше, лица приближенные - когда это дело можно будет скачать-пощупать?
  6. вылив воду из чайника, сведем задачу к классу решенных какие факты видны невооруженным взглядом: архитектура системы (ASIC + FPGA) полностью определяется вами (вашей организацией) как и микроархитектура проектов в ASIC / FPGA алгоритм внутри FPGA - "несложный" нигде не упомянуто, что на выходе FPGA сложности вывода битстрима (т.е. там требований к высокому битрейту предположительно нет) предлагаю рассмотреть полное или частичное (достаточное для снижения битрейта) размещение логики обработки внутри ASIC, а для всех будущих ревизий и модификаций алгоритма предусмотреть режим bypass, предложенный уважаемым lexx
  7. об этом как раз упоминают в Xilinx Answer Record - что Spread Spectrum неоьходимо отключить и вроде как биос предоставляет такую возможность но ведь это достаточно легкое требование для современных кварцевых генераторов/резонаторов, нет? (еще и при 25С) возможно вы правы - девкитов несколько, поэтому хотелось бы чтобы решение было универсальным и не зависящим от наличия возможности правильно "запитать" RefClk это как раз не страшно.. (в отличии от зависимости от девкита) можно подобрать материнскую плату на которой заработает
  8. спасибо за комментарий! вот как раз уповаю на "тепличные" условия
  9. вопрос в том, что есть возможность взять с материнки клок, но нет возможности именно его подать на FPGA
  10. Вопрос не в том, можно ли так по правилам (читай - стандартам), а в том - можно ли от них и насколько отходить. Итак: дифференциальный RefClk частотой 100МГц надо заводить на каждый PCI-E target, основная цель, я так понимаю - чтобы у мультигигабитных трансиверов был исходный клок с одним и тем же дрейфом. Вопрос: а можно ли не заводить, а генерить локально? в сети разные мнения, от Note that the pcie bus ref clock needs to be common between all devices communicating on the pcie bus. До https://www.xilinx.com/support/answers/18329.html с техникой Asynchronous Clocking Также есть такая вот картинка: которая вроде бы говорит, что такое вроде как приемлемо, но хотелось бы ответа практиков. Зачем это всё? Есть девборда с Xilinx US/US+ c FMC но без PCI-E слота, сейчас появилась необходимость работать с PCI-E самая простая и материально незатратная идея реализовать это: изготовить райзер из FMC в PCI-E (через тот же USB3.0 кабель, которй используется китайцами повсеместно для выноса с материнки PCI-E 1х ). Но вот незадача - на FMC разведены мультигигабитные трансиверы, но задающий клок для них распаян локально на плате (номинал может программироваться во внешней фапч), резать дорожки, куда-то там подпаиваться - такой кейс совсем исключён. Поэтому для принятия решения о райзере хотелось бы заручиться уверенностью что заработает хотя бы в лабораторных условиях (в продакшене это использоваться не будет). (лабораторных условиях == температура 25С, что должно снизить разбос задающих частот на разных концах MGT)/ PCIe-Clock-Source-Selection.pdf
  11. Наткнулся на вот такое репо: https://github.com/Xilinx/RFNoC-HLS-NeuralNet с описанием: Designed primarily for RF processing research and development though the HLS neural network library увы, примеры там - только проектов, а не кейсов использования, но задумался - может Hawkeye 360 (http://www.he360.com/) знают что-то такое, чего пока не знаем мы?...
  12. даже файлик замечательный находит, ага: https://gist.github.com/iDoka/6147ea6cf320f09d7ca39477b090486a
  13. 1000 и 1 вариант в зависимости от того что вам надо, можно например рассмотреть вариант под IP использовать git submodules ЗЫЖ чтобы узнать мнение Xilinx на этот счёт наберите в поиске Vivado+git+xapp
  14. любопытненько, только в случае кана что-то невидно повального уклонения от лицензионных отчислений, как это было с trademark филипса - I2C: как его только не называли, чтобы не нарушать закон - IIC, TWI, etc.. Врядли что в кейсе с каном дело в одном трейдмарке...
  15. откуда взята эта цифра? из гражданского кодекса РФ/Украины? руководствуюсь тем, что с момента 1983г 20 лет == 2003год и как минимум до появления CAN FD никто не должен был трогать вендоров мк со встроенным CAN 2.0B интерфейсом, но по факту - это не так, что-то не сходится