Jump to content

    

avesat

Свой
  • Content Count

    589
  • Joined

  • Last visited

Community Reputation

0 Обычный

About avesat

  • Rank
    Знающий
  • Birthday 02/10/1983

Контакты

  • Сайт
    http://
  • ICQ
    0

Информация

  • Город
    Украина

Старые поля

  • LinkedIn
    http://www.linkedin.com/pub/oleksiy-kolka/58/91a/7b1
  1. Цитата(DASM @ Jul 12 2013, 07:42) чтобы не лезть в ПаверПиСи PPC закрыли после 5-х виртексов из-за неокупаемости этой линейки, так что уже нет смысла туда лезть, дальше только ARM А по теме, интересно будет почитать отчет после тестов.
  2. Начните с AURORA http://www.xilinx.com/products/design_reso...ping/aurora.htm Там есть и примеры, и тестбенч и хорошая документация. Потом если есть желание можно написать что-то свое.
  3. Спасибо, буду пробовать.
  4. Всем, привет! Собственно название темы и есть вопрос. Для BGA (см. pdf) есть: 1. excel файл с координатами каждого пада (см. рисунок) 2. Есть allegro-вский .brd файл с проектом. Может как-то можно экспортировать его отсюда? Буду рад любой подсказке.
  5. Цитата(Uree @ Mar 30 2012, 12:21) ... Но я видел и применял такие решения в питаниях RF-схем, когда прямо пишут о недопустимостиего реализации в виде плэйна, а только трасса определенной ширины/длины/на слое. Вот только это на частотах около и выше 1ГГц и входные цепи(чипы) для DOCSIS/DVB-x/MoCA. В остальных случаях аргументы придумать трудно... Интересно почитать, выложите доку если не трудно.
  6. Сам сейчас хочу попробовать ADV7123, вот рекомендации от AD Design and Layout of a Video Graphics System for Reduced EMI
  7. Всем спасибо за ответы. Производитель ответил, что оба варианта подходят. Both are OK. Best wishes!
  8. Да, сам PAD я могу нарисовать любой, а как сделать фигурное отверстие? Изначально некорректно поставил вопрос, проблема с фигурным отверстием.
  9. Вот по стандарту VPX на backplane нужно ставить такой ключ (см. аттач), а вот как нарисовать падстек под него не совсем понятно. Может кто делал что-то похожее? Спасибо.
  10. backdrilling

    Все решилось само собой, коллеги подправили скрипт
  11. Сделайте EDK-шный проект как TOP MODULE в ISE, а потом посмотрите Analyze Post-Place & Route Static Timing отчет
  12. backdrilling

    2 fill А как все таки в менторе быть с backdrilling-гом?
  13. backdrilling

    Установил AATK_V4.1, попробовал настроить backdrilling и скрипт выдает ошибку. Может у когонить получилось запустить? Версия EE2007.8 Update 6
  14. Вышел EE_7.9

    Кто работает в EE_7.9? Насколько он стабилен? Пока сижу на EE2007.7, а вот есть ли смысл переходить на новую версию?
  15. Цитата(yes @ Sep 24 2010, 12:58) подфорум по ASIC по-моему может быть непротиворечиво разбит на две части - back-end и front-end как мне кажется, что back-end гораздо активнее представлен, а по front-end-у приходится часто в FPGA-шные форумы писать, ну и там потом объяснять почему такие извращения, а не взять другую ПЛИС мое мнение - и так неплохо, но если что-то менять, то рассмотреть разбитие на два подфорума если конец света по майскому календарю не наступит в ближайшие годы, то АЗИКи все больше и больше и дешевле будут делать Вот так бы было неплохо, меня например IC Layout не интерисует, а про цифру интересно почитать. на edaboard разбито так: Digital Design & Programming ASIC Design Methodologies & Tools (Digital) Analog Design Analog IC Design & Layout Цитата(CaPpuCcino @ Sep 24 2010, 17:24) ну то что ASIC должен стоять рядом с ПЛИС это мне точно также думается, но выводить в отдельный раздел не стоит, потому как насышаемость будет маленькая. что думаете по предмету перегруппировки как заявлено в начале темы? Я бы не переносил в аналоговый раздел весь раздел по ASIC, а выделил бы в отдельную ветку, может когданить и прорвет и с насыщаемостью все будет очень хорошо (мечтательно) жаль ASIC-ковцев пока мало отписалось