Jump to content

    

count_enable

Свой
  • Content Count

    322
  • Joined

  • Last visited

Community Reputation

0 Обычный

About count_enable

  • Rank
    Местный

Контакты

  • Сайт
    http://
  • ICQ
    0

Информация

  • Город
    Лондон

Recent Profile Visitors

2084 profile views
  1. Да, можно сжимать при помощи свёртки. Для этого придумали архитектуру под названием автоэнкодер. Сжатие будет с потерями, вычислительная сложность высокая, работать будет только на похожих типах изображений. Если натренировать автоэнкодер на портретах, а потом пережать например фотографию биокультуры под микроскопом, может получиться забавно. Но в принципе возможно.
  2. Achronix очень активно развивается. Он оседлал нишу 5G и активно её окучивает. Куча новых моделей плис у них на сайте, все заточенные под производительность. Технология это нишевая, но если надо возможность реконфигурации и низкий (доллары) unit cost то альтернатив нет.
  3. Почему? Современные FPGA имеют много быстрой памяти внутри.
  4. На T13F256 занимает около 10%, синтезируется на частоте 80 МГц. Да, делают настоящие чипы а не рекламу. Им бы ещё перейти на более новый техпроцесс и дать больше популярных хард-блоков. Пока кроме памяти и умножителей ничего нету.
  5. Слышал. Относительно молодой стартап, но делают хороший прогресс. Всё ещё довольно сырое, но пытаются улучшить. Хорошо идут на контакт и пытаются помочь. Софт очень простой, но тем не менее заработал сразу под Линуксом. Правда Efinity иде странно выглядит - проще писать код во внешнем редакторе и использовать для компиляции. Что-то разводить ещё не пробовал, потыкал в примеры которые дают с иде (FIR и древний R4000 проц). Верификацию делать не пробовал, обещают что с Моделсимом работать будет. В общем это явно не для коммерческого продукта, но уже пригодно для экспериментирования. Думаю через пару лет допилят до вполне рабочего состояния.
  6. Спасибо за ответы. HLS не подходит т.к. длина последовательности зависит от входных данных, плюс надо гибко переключаться между 3-4 типами последовательностей. Так что только программное управление. Конечные автоматы различной степени вложенности используем сейчас, но как я говорил, отладка затруднена (любое изменение задержек в выч. устройстве - переписывай код и отлаживай по новой), гибкость недостаточна, а ресурсов сожрали как почти полноценный процессор. Майорова пока найти не удалось, с альтеровским секвенсером знакомлюсь. Пока что мой секвенсер выглядит похоже на это: https://vak.dreamwidth.org/573813.html . Сейчас размышляю над двумя вариантами: - Вариант без циклов и переходов(линейный проход). Каждое слово в формате "опкод: количество повторений". МА очень простой тогда. Недостаток: может быть недостаточно эффективным. Пусть будет 1к 18-битных слов, 9 под команду, 9 под количество повторений. Тогда у нас может быть только 1024 смены опкода в программе, каждый опкод можно повторить 512 раз. Вроде хватает, но надо считать. - Вариант с переходами. Более близок к классическому МА, но мне жаль отдавать половину или больше каждого слова под адрес перехода.
  7. Не уверен что в правильном разделе, но так как разрабатываю я на ПЛИС, то пусть будет здесь. Появилась задача выполнять на ПЛИС очень длинные (тысячи и десятки тысяч) последовательности команд. Последовательности вычисляются нехитрым алгоритмом и представляют собой что-то типа: P+=A+B; P+=A+B; (8x repeat) P=P*A; BRAM(Addr)=P; P+=A+B; (64x repeat)... P=P*A; BRAM(Addr+1)=P; ..and so on and on and on... Хотя алгоритм вычисления и нехитрый, есть несколько десятков последовательностей которые надо выполнять. Сейчас на рассыпухе сделан генератор адресов и опкодов который это делает, но любое изменение алгоритма это огромный гемморой и недели отладки. Добавление новой последовательности приводит к ощутимому росту ресурсов. Процессор не справится - надо выдавать команды на 300+ МГц. Решил сделать это микропрограммным секвенсером - тем более что ветвлений (кроме циклов заданной длины) в алгоритме нет, вся последовательность строго детерминистична. К сожалению, не нашел ничего достойного в современной литературе на эту тему, сейчас работаю по разрозненных публикациях в интернете и руководству по серии Ам2900 из 80х годов. Не хотелось бы изобретать свой велосипед для в общем типовой задачи. Будут ли рекомендации?
  8. Senior FPGA developer (Варшава)

    Могу только добавить что это нижняя планка. Перевозить менее опытного инженера нам пока не оплачивается. Коллектив частично русскоязычный, но рабочий язык английский.
  9. Извините если оффтопик, но у меня сложилось впечатление что получить рабочую визу в Таиланд нетривиальная задача. Решен ли уже этот вопрос?
  10. Senior FPGA developer (Варшава)

    Net income сильно зависит от этих самых "рук" и их семьи. Доход можно прикинуть здесь: http://calculla.com/salary_in_poland или здесь http://taxsummaries.pwc.com/ID/Poland-Individual-Sample-personal-income-tax-calculation
  11. Senior FPGA developer (Варшава)

    Бросайте в личку. Зарплата от 3000 Евро по результатам собеседования.
  12. В проект по разработке ускорителя нейронных сетей ищется опытный разработчик. Обязателен переезд в Варшаву (помогаем с визой и переездом). Job duties: ------- Architecture, design, verification and validation of RTL components. Board bring-up and debugging. Cross-team collaboration and customer support. Required Qualifications At least 3 years of experience in similar role Working knowledge and experience with modern FPGA architectures, CAD tools (Vivado or Quartus) and techniques Knowledge of computer architecture. Understanding of bandwidth and latency optimization techniques. RTL and testbench developemnt with VHDL or Verilog. Familiarity with SoC architectures is desirable. Knowledge of computer arithmetics. Experience in hardware acceleration of mathematical algorithms System-level data exchange protocols and interconnects: AXI, AHB or others. Good knowledge of hardware verification methodologies. Git or similar VCS Scripting and flow automation (bash, Tcl or others) Working knowledge of spoken and written English Optional qualifications: Linux and device driver development experience High-speed serial interfaces (Ethernet, PCIe, USB or others) Advanced verification techniques (assertions etc.) are desirable Knowledge and/or experience of ASIC design is a plus Knowledge of parallel computing (CUDA, OpenMP) will be a plus. Knowledge of ML frameworks (Tensorflow, Pytorch) will be a big plus.
  13. BLE или пассивный RFID

    Коридоры и проч создавать нельзя - вообще на окружение никак не влияем. Ридер может быть на стене, в углу или на колонне. ИК может перекрываться руками или одеждой, плюс надо ридеру мин. 90градусов поле зрения (человек может стать под углом к девайсу), и тогда опять появляется проблема вычленения ближнего своего.
  14. RFID EPC global Class1 Gen2

    Спасибо за ответ. Да, я с RFID профессионально не работал. Согласен. Конечно же, я не собираюсь делать ридеры на продажу. Маркет-идея есть, и даже инвестор есть. Т.е. первична задача, а технология подбирается под неё. 5-6 метров избыточны, т.к. надо идентифицировать ближайшего пользователя к считывателю - но думаю не проблема понизить мощность излучения. Вопрос как всегда, в цене. Если получится больше чем 15 долларов в партии от 1000 шт и 20 долларов в партии от 100 шт, мы поставим BLE пожертвовав точностью определения. Попутно вопрос: как взаимодействуют эти ридеры с суб-Ггц Zigbee? Можно ли ставить антенны рядом (~20 cм) или поискать другую частоту?
  15. RFID EPC global Class1 Gen2

    Собственно сабж. Создал тему в "Начинающих": https://electronix.ru/forum/index.php?showtopic=148452 Задача - считывание радиометок на расстоянии 0.5-1м, при минимальной цене устройства. После нескольких дней пришел к выводу что наиболее перспективным является стандарт EPC global Class1 Gen2. Но устройств на нём пока очень мало. Из крупных производителей только Murata. Написал им, но поддержка у них не очень расторопная. Видно что продукт новый - документация помечена как предварительная и довольно скудная. Поэтому если у кого-то есть опыт с этим стандартом или UHF RFID 960 MHz, буду благодарен за консультацию - какие ИС лучше брать и требуемые антенны к ним. Ну или может кто-то может подсказать альтернативное решение, при размерах считывателя макс 20х10 см, цене (ВОМ) до 15 долларов и цене метки до 5 долларов? Метка может быть активной, с временем работы хотя бы 6 месяцев. Перезапись метки не требуется, но лишней не будет.