Jump to content

    

ASDFG123

Участник
  • Content Count

    165
  • Joined

  • Last visited

Community Reputation

0 Обычный

About ASDFG123

  • Rank
    Частый гость

Recent Profile Visitors

2279 profile views
  1. Вопросы по HFSS

    Подскажите как правильно моделировать 3 портовую схему. Один порт 50 Ом и два балансных порта. Сама схема это согласующая цепь и балун. Измерить надо: согласование, затухание и дисбаланс фаз и амплитуд. Исходные данные: выходное сопр. 50 Ом, Zload 2.4 +j3.0 Ом. (для транзистора в балансном режиме). Я так понимаю что транзистор должен быть нагружен на сопротивление 1.2 +j1.5 с каждого плеча. Так вот как правильно задать настройки для этого, запутался где должно быть сопряженное сопр. а где нет. На скрине 1 сама плата, синие это порты, желтое (сосред. элементы) На скрине 2 настройки портов. Renominazation отключено, и если честно я не понял как оно работает. И последнее, хотел настроить отображение двух портов как одного балансного, но настройки differential pairs не поддерживает комплексный импеданс.
  2. Я писал об этом и прикол в том что когда он нагружен 50 на 100 то согласование лучше. (незнаю правда как мерить со стороны двух балансных) но S11 точно лучше.
  3. Все равно какие то непонятки, я загрузил параметры балунов: один такой же как у топик стартера и еще один 1:4. Результаты такие. TCM1-63AX наилучшие хар ки имеет тогда когда primary unbalance 50 Ohm secondary 100 Ohm balanced. Второй балун ADT4-6WT он имеет наилучшие харки при primary unbalance 50 Ohm и secondary 200 Ohm balanced Если второй брать то 50 * 4 = 200 Сходиться (если заменить на два резистора на землю - разницы нет). Они правда разную конструкцию имеют, ADT-трансформатор. Но все равно такое чувство, что то не ладно, может путают с обозначениями трансформации балунов
  4. Результаты Load pull как раз из не линейной модели на транзистор. Изначально я делал так: взял топологию из даташита, загнал в ЕМ расставил порты. Затем в хармоник баланс собрал "схему" из ем модели и кондеров индуктивностей и т.д. Старался все как в реале копировать. Схема нормально не работала, не было сходимости. Начал разбираться, смотреть импедансы и оказалось что импеданс Zload выходной цепи в полтора раза больше чем по даташиту. То есть транзистор нагружен на бОльшее сопрот. чем должен. Естественно в даташите ничего про это не объясняется.Я понять не могу почему они выбрали ту топологию что выбрали, ее дэмбединг показывает что она не согласована Только после этого я стал свое изобретать. То что я навоял в хармоник балансе показало 1800+ Вт и PAE 70+. Дисбаланс амплитуд 0,5 дБ фаз 3 градуса. Много это или мало я ХЗ. Такое чувство что информацию просто скрывают. В данном случае выходной порт 10 Ом, вот и получается что 4,5 + 3,5j. Мне непонятно другое что если заменить выходной порт на 2 по 5 Ом, то показывать они будут совсем другое. (другими словами балансный порт на 10 Ом разбиваем на 2 по 5 Ом) По теме я не нашел топиков где до истины докапались, то есть вопрошающих было достаточно а ответов нет :crying:
  5. Здравствуйте, нужна помощь в понимании фундаментальных основ. Пытаюсь согласовать мощный вч транзистор и похоже что-то я упускаю. Провел Load-pull анализ и получил значения 1.25 +*j1.55 = Zload и 0.5 + *j1.5 = Zsource. Оба значения для одного транзистора, то есть для push-pull, Zload 2.5 +*j3.1 и для Zsource 1.0 + *j3.0. Далее попытался спроектировать балун вроде что-то получилось. Значения импедансов в ADS выбрал 50 Ohm порт1 и 10 Ohm дифференциальный порт2. Схема подключения на рисунке 1. Теперь можно вывести график S(2,2) на диаграмме Смита (рис 5). Вопрос будет ли это реальным импедансом балуна со стороны балансных портов? Еще вопрос, в инструмент согласование забивать значения *Zsource = 2.5 +*j3.1 а Zload (импеданс балуна) допустим = 10 +j*2. Правильно? я так понимаю значение в Zsource вписывать сопряженное с импедансом транзистора. У меня получилось последовательная индуктивность в районе 8нГн и емкость 160-180 пкФ. Так как мне надо дифф. схему значение индуктивностей разделил на 2. Далее 4 нГн симитировал отрезком линии. Схему нагрузил на терминал с импедансом 2.5 -*j3.1 И далее запустил оптимизацию. Что то в результате оптимизатор переиначил все значения (то что забил вручную давали не оч. хорошее согласование). Проверил отрезки линий перед транзистором получил около 4нГн значения как и должно быть. Далее вообще их убрал и оставил только балун, но значения конденсаторов оставил из пред анализа, нагрузив на 10 Ом получил значения около 5 + 5 Ом. Этот момент непонятен. То есть стал иметь импеданс 6 Ом ? рис 2 Harmonic balance тоже показал чет не очень результаты. Рис 3. А также я не понял как такую схему с тремя портами проверять (дисбаланс, фаз и амплитуд), пробовал задавать терминалам половину от дифф. сопротивления, но чет не могу понять результаты, так как сигнал делиться надвое у обоих портов S(2,2) и S(3,3) соответственно меняются. Такое вроде как надо мерить mixed S param, но я не умею. И еще почему то, что я сделал сильно отличается от того что производители сделали, хоть в схемах и разное сопротивление но разница в дизайне велика. Например длины линий перед выходным балуном, очень короткие. MRFX1K80N.pdf
  6. Модель LDMOS NXP

    Вот это ? Может правильнее подать напряжение на оба транзистора, в даташите фигурирует запись Iqn ( A+B ) где А и Б транзисторы. Тоже с током не понятно, для получения высокого КПД в рекламных целях, ток выставляют маленьким 100-200мА, а когда надо больше мощности то до 2 А повышают. Подозреваю мне надо придерживаться нечто среднего и выставить менее 1 А (500 мА на транзистор)?
  7. Модель LDMOS NXP

    Да ошибся со знаком, исправил теперь выдает примерно 59,5 дБм (похоже на правду 890 Вт). Мощность на входе 33,5 дБм. Если повышать мощность далее, то на графиках появляются крякозябы (не знаю что это за эффект, не это ли проблемы сходимости) На скрине красные линии - это пример. гармоники конечно не в 2 раза влияют, но все равно влияют. А вольт амперные хар это ? влияние Vgs на IDS ? Модель прогнал через DC анализ по нему в диапазоне Vgs 2,79V 3,06V ток меняется от 150 мА до 2 А.
  8. Модель LDMOS NXP

    Да действительно мало. Начал заново переосмыслено прогонять симуляции и что то оба и старый и новый маловато мощности выдают. (либо транзистор на этой частоте не тянет, хотя по типовой схеме есть вариант 1800 Вт 230 МГц). Поднял напряжение на затворе до 3,05 В, это около 2 А тока ! И доступную мощность до 40,5 дБм - 11 Ватт и это на один транзистор, в даташите 7 Ватт на пару. Импеданс нагрузки 1.35 + j1.7 вроде похож на правду и от изменения напряжения на затворе и входной мощности мало зависит. А гармоники напротив очень сильно влияют, хотя я не знаю какие импедансы должны быть на разных гармониках, просто перебирал варианты около нуля, около килоома, для каждой. Дальше у меня знаний и опыта не хватает.
  9. Модель LDMOS NXP

    Здравствуйте Спасибо за ответ. Хотя еще не все ясно, как тогда получается, если в даташите указаны цифры для Zsource 1.94 +j2.87 и Zload 3.35 +j3.95 то это импедансы которые "видит" транзистор ? а сам транзитор имеет импеданс 1.94 -j2.87 и 3.35 -j3.95 соответственно? (примерно, при условии идеального согласования). load pull для нужной мне частоты показал выходной импеданс 1.4 +j2.2 и входной 0.45 - j2 (оба значения для одного транзистора, не балансное). Тогда получается выходная цепь должна иметь импеданс 1.4 +j2.2, что бы сопрягаться с импедансом транзистора равным 1.4 -j2.2. А входная согласующая цепь должна иметь импеданс примерно 0.45 + j2 что бы сопрягаться с 0.45 - j2. При условии что то что выше написал тогда цифры из даташита примерно сходятся. Но если Zinput из анализа это импеданс не самого транзистора, а импеданс согласующей цепи, то тогда я незнаю, не могли же инженеры freescale так накосячить, ведь у них получается цепь перед транзистором имеет импеданс 0.97 +j1.94 при этом их же модель в load pull показывает всегда a-jb (емкостный) импеданс проверял на разных частотах и разным смещением. И в схему дизайна балуна вводить данные source 50 Ohm load1 1.4 -j2.2 load2 1.4 -j2.2 как на скрине ниже ? Я пользовался двумя анализами load pull от ads, (новый и старый) оба показывают примерно одинаковые цифры 75-80 кпд, мощность 55-56 дбм, Zload 1.4 +j2.2 Zinput 0.45 -j2. Настройки нового в скрине в пред сообщении. А настройки старого к этому сообщению прикрепляю.
  10. Модель LDMOS NXP

    Здравствуйте, а можете и мне пожалуйста объяснить как правильно load pull анализ проводить. Исходные данные: модель ADS и даташит. Для транзистора в даташите указаны импедансы для частоты 108 мгц входной 1.94 +j2.87 и выходной 3.35 +j3.95, оба в балансном включении, то есть измерены gate to gate, drain to drain. Далее я по шаблону собрал схему. Предположил, что так как транзистор должен работать в push pull, то просто поделить импедансы на пополам. Но не понятны настройки в load pull которые выделил оранжевым. Особенно Z_Source_Fund, по началу предположил что это входной импеданс и вбил 0.97 +j1.94 половина от того что дана в даташите, в результате посчитать анализ не может, все invalid. Результаты выдает только если в Z_Source_Fund забиваю импеданс с отрицательной комплексной частью. Например 5 -j5. В графиках результата есть графа Z_In_at_MaxPower это что ? входной импеданс при котором мощность наибольшая ? С цифрами из даташита результаты анализа не сходятся в даташите входной импеданс индуктивный +j а в результате анализа импеданс емкостный -j если ориентироваться на Z_In_at, этот момент вообще в ступор поставил, при этом выходной импеданс как то более менее похож на цифры из даташита. Как выбирать правильно импеданс далее ? Еще не понятен момент, насколько я знаю что бы согласовать вход 50 +j100 то нагрузка должна быть 50 - j100 тогда будет согласование, а здесь в результате что есть что ? импеданс самого транзистора или импеданс его согласующей цепи? П.с режим и power available вроде выставил так же как и в даташите. MRFX1K80N.pdf
  11. коммутатор tx/rx на pin diode

    spirit_1 А вы со схемой определились ? я рекомендую пие диод включать параллельно, один конец на землю, а на другой управляющее напряжение, -12 отрицательного кажется должно хватить, что бы закрыть диод полностью, а положительное напряжение надо выбирать исходя из тока при котором диод будет иметь минимальное сопротивление и допустимый уровень нагрева. Да и вообще его лучше через источник тока запитывать. А вот драйвер и мне кажется проблемой которую в лоб не решить, если на транзисторах то они должны быть достаточно быстрыми но при этом прокачивать нормальный такой ток и держать напряжения размаха.
  12. Вопросы по Agilent ADS

    Здравствуйте, помогите настроить анализ load (source) pull для транзистора. Нужно узнать оптимальные входной выходной импеданс для двойного транзистора (push pull схема). Для транзистора в даташите указаны импедансы для частоты 108 мгц входной 1.94 +j2.87 и выходной 3.35 +j3.95, оба в балансном включении, то есть измерены gate to gate, drain to drain. Я собрал схему из шаблона адс для load pull анализа и конкретно не знаю как правильно настроить его. По схеме предположил что можно собрать для одного транзистора, а затем все импедансы умножить на 2, правильно ли это ? Не понятны настройки в load pull которые выделил оранжевым. Особенно Z_Source_Fund, по началу предположил что это входной импеданс и вбил 0.97 +j1.94 половина от того что дана в даташите, в результате посчитать анализ не может, все invalid. Результаты выдает только если в Z_Source_Fund забиваю импеданс с отрицательной комплексной частью. Например 5 -j5. В графиках результата есть графа Z_In_at_MaxPower это что ? входной импеданс при котором мощность наибольшая ? С цифрами из даташита результаты анализа не сходятся в даташите импеданс индуктивный +j а в результате анализа импеданс емкостный -j если ориентироваться на Z_In_at, этот момент вообще в ступор поставил, при этом выходной импеданс как то более менее похож на цифры из даташита. Как выбирать правильно импеданс далее ? MRFX1K80N.pdf
  13. Помогите пожалуйста разобраться что не так. Сжег сразу при включении уже 2 ОУ, не пойму в чем дело. Схема примитивный фильтр Саллен Ки, питание 30 В (+15 -15В). Нагрузка около 1кОм (это меньше чем то значение при котором снимались данные из даташита), но при включении сигнала все равно нет. Усилители которые и являются нагрузкой, отдельно проверены. Микросхема OPA1664AIDR, если надо могу фото самой микрухи приложить. По даташиту даже при кз на выходе микросхема не должна выходить из строя, а предел питания 36В, я вроде ничего такого не нарушал. Схема во вложении
  14. Вопросы по HFSS

    Здравствуйте, кто нб может выложить getting started v19 ? Еще интересует такой вопрос HFSS может смоделировать планарный балун ? как на фото. (Под балуном на некотром расстоянии будет плата теплораспределителя, то есть top-subs-bottom--air--gnd) Также посмотрел видео на ютубе и не понял, кто-то полоски и слой земли рисует плоскими фигурами, то 2 D, а кто то 3 D solid. В чем смысл ? Если на относительно простых топологиях нет выигрыша в скорости. И функция assign boundary, вроде архи важная, но мне не понятно когда и на какой области применять тот или иной тип, где можно подробно прочитать про это, т.к в тех документах что я нашел не очень описано это. Заранее спасибо.
  15. Hale ламинат 4003С 60mil 1oz, rf фреза - цилиндрическая (плоская). Повторюсь я не спец в изготовлении, то есть фрезеровка -100 микрон ошибка это нормально? По точности и расхождению как можно ранжировать методы? травление - 20 микрон ? фрезеровка - 100 микрон? лазер - ??микрон 100 микрон совсем не устраивает, 20 или менее, нормально.