Jump to content

    

Restinstage

Участник
  • Content Count

    43
  • Joined

  • Last visited

Community Reputation

0 Обычный

About Restinstage

  • Rank
    Участник
  1. Про LOS написал же, показывает что DSPLL работает и есть захват.
  2. Ноль там я видел, выглядит как повер даун. Поэтому и проверил все сбросы, аппаратные и программные. OE0b, OE1b как раз дисейбл выходов. То что я записываю, я проверил, не думаю что он может часть регистров записать, а часть нет. При таком огромном количестве регистров я все-таки надеялся на спецсофт, который их генерит и что все нужные там есть, преабула и постамбула тоже, проверил. Буду смотреть OUT0_DIS_STATE как доберусь до платы, спасибо за подсказку.
  3. Полярность выходных клоков имеете в виду? Можно, но у меня ж проблема что их вообще нет. Выходных тактовых. И я менял в визарде, эффекта нет
  4. Да, конечно первым делом я почитал с нее регистры, как статуса, так и записанные, все читалось. Тестовых сигналов из нее никаких не выведешь, кроме собственно клоков и статуса DSPLL (LOL, LOS), который показывает что все ОК и частота захвачена.
  5. Да, аппаратные сбросы, которых там аж три, ( RSTb, OE0b, OE1b) проверял и во время конфигурации и после, все по даташиту. Алгоритм прошивки "в устройстве пользователя" как здесь https://www.skyworksinc.com/-/media/Skyworks/SL/documents/public/application-notes/an926-reading-writing-registers-spi-i2c.pdf
  6. Jitter Attenuator Si5346 от Silicon Labs (теперь уже Skyworks). Кто-нибудь работал с ним или аналогичным из этого семейства? На вход даю 100 MHz LVDS или CML, с выхода хочу снять тоже 100. Данные для прошивки формируются в визарде ClockBuilder Pro, проект прикрепил. SPI и управление с ПЛИС, данные по юарту передаю с компа. После прошивки на выходе ничего, но микруха теплеет, значит что-то работает. То что сдохла маловероятно, проверял на двух одинаковых платах. Может быть есть какие-то нюансы, подводные камни? Алгоритм прошивки, последовательность регистров, выданный ClockBuilder Pro, сверял с даташитом, все сходится. Si5346-RevD-Des_100M-Project_ver4_0.slabtimeproj Si5346-RevD100-Registers.txt
  7. Да, похоже между версиями в алгоритмах синтеза и оптимизации существенная разница, раньше особо не думал об этом. Спасибо)
  8. Ага, и по названиям сигналов входных видно. Поиграл с условиями, теперь вместо 18% стало 16, а при компиляции этого же в квартусе 9.0 все остается так же 11%. Уже что-то.
  9. Ну да, по Technology map viewer примерно та же картина, мультиплексоров в 13.1 он наплодил намного больше, остальное плюс-минус так же. Причина мне непонятна.
  10. Посмотрел RTL viewer, одно существенное отличие - в 13.1 мультиплексоры все единичные, из-за этого схема на 20 страниц больше, а в 9.0 объединенные в несколько символов(там у меня выход с больших регистров).
  11. Попробовал On/Off register duplication, Logic Cell Insertion - Logic Duplication, register balancing не нашел. Не изменилось.
  12. Все, увидел. В шапке обоих файлов есть # Default value changes, и там для 9.0 только # In 9.0, the default value of assignment ENABLE_BENEFICIAL_SKEW_OPTIMIZATION has changed to "On". Но они и так в обоих файлах "On". SYNTH_TIMING_DRIVEN_SYNTHESIS в 9.0 "Off", в 13.1 "On", поменял, не повлияло. Больше описанных отличий не нашел, очень уж много там.
  13. И как можно это компенсировать настройками, и какими? Что хоть потыкать, для эксперименту? Почему-то этот файл был только в варианте проекта для Q13.1. В проекте 9.0 его не было, подсунул из 13 - ничего не изменилось
  14. Не совсем понял, что вы подразумеваете под внутренними переменными Quartus. Настройки QSF файлов сравнил, все одинаково, кроме set_global_assignment -name LL_ROOT_REGION ON -section_id "Root Region" set_global_assignment -name LL_MEMBER_STATE LOCKED -section_id "Root Region" которые были в 9, но не было в 13. Добавил, эффекта нет.
  15. Нет, я сейчас взял из проекта один большой модуль который меня больше интересует и проверяю только на нем, цифры выше это про него. Там нет блочной памяти и IP блоков. Да, я специально создал два одинаковых проекта в 9.0 и 13.1, чтоб директории не переписывались. А почему именно 9.1 сп2? я использую 9.0, потому что нужна еще поддержка FLEX10K, это последняя версия с ними. Ну как, все таки 7% сверху из ниоткуда многовато, это ж я еще далеко не все собрал. IP блоков нет У меня пара модулей на SV, поэтому 13.1. ПРоверил, нет такого сообщения. Кст в 13.1 компилится в два раза дольше чем в 9.0. Кол-во регистров одинаковое, а вот LE сильно больше в 13.