Jump to content

    

MementoMori

Свой
  • Content Count

    376
  • Joined

  • Last visited

Community Reputation

0 Обычный

About MementoMori

  • Rank
    Местный

Recent Profile Visitors

676 profile views
  1. Что-то я не понял, как открывать проекты в HyperLynx DRC 2.5? Я выбираю как и прежде пункт меню "открыть", но в списке возможных форматов нет файлов hyp или DSN. Я именно в эти форматы раньше, в версии 9.4.1 согласно туториалам, экспортировал проект из Альтиума. Или DRC в названии говорит о том, что это программа для других целей? Мне целостность сигналов проверять, если что.
  2. Altium Designer 19 (365)

    Как быстро изменить зазор между множеством линий шины? Провел шину, предположим, у нее зазор 10 mils. Но вот я решил сделать 12 mils. Перенастроил в правилах, все стало зеленое. Очень не хочется двигать линии поштучно.
  3. Altium Designer 19 (365)

    Спасибо, нашел!
  4. Altium Designer 19 (365)

    Нашел. Нарисовалась проблема. Хочу настроить для одной из шин правило - ширина проводника 6 mils, а клиренс - 12 mils (правило 3W) Стало выдавать ошибку у футпринта - контактные площадки ведь тоже относятся к классу. Я настроил правило InNetClass('SDRAM') and NOT IsPad Но получилась такая картина Как сделать, чтобы альтиум не ругался на ошибку?
  5. Altium Designer 19 (365)

    А вы загляните в 19 версии в place->directives, там нет ничего про net classes
  6. Altium Designer 19 (365)

    Про шины я к слову спросил. А если я хочу выделить группу проводников и добавить в класс? Как добавить проводник в класс, я увидел, но у меня список классов пуст. Как создать класс? Гугление приводит к статьям, где описаны старые версии альтиума и того пункта в меню, который указан, в 19 версии нет
  7. Altium Designer 19 (365)

    Что-то я не нашел.... как классы цепей создавать? Галка - "автоматом создавать классы для шин" стоит, но список классов у меня пуст.
  8. Длина трасс от USB3300

    Да знаю я, у меня так и есть. Пока у меня это сплошной 3v3 слой, дальше там будет трасса входного 12 вольтового питания. Небольшой участок с 5 вольтами (как раз для USB). Ну и...? у меня земля во втором слое GND и в свободных местах TOP и BOTTOM. Для чего в Power делать земли? Если над power сплошная земля?
  9. Длина трасс от USB3300

    Да, AD19. Интерфейс конечно оптимизирован и по мне так удобнее, но тормоза жуткие.... И глюки при прокладывании трасс....
  10. Длина трасс от USB3300

    Погодите... Вот слой TOP. В нем сигнальные линии. Дальше слой GND. Зачем в третьем слое еще тянуть участок земли?
  11. Длина трасс от USB3300

    Наверное плохо у меня с англицким.... Я правильно понял контекст, они упирают на то, что один слой должен быть сплошной землей, и под линиями обязательно должна быть земля? Кстати, насчет выравнивания - это конечно трынец... поскольку D7 длинее всего, то придется делать змейки на всех остальных линиях данных...
  12. Длина трасс от USB3300

    А говорят, куб - зло)) А вообще, вы слишком плохого обо мне мнения. Может я и сам в этом виноват. Но я именно кубом перебирал ноги. В кубе, я думаю, вы это знаете не хуже меня - можно нажать на ножку и куб покажет все альтернативы. Так вот для ULP_CK альтернативы нет. Еще раз глянул, там альтернативы только для STP,DIR и NXT. Эт как? Если я из TOP его сразу в BOTTOM брошу, под ним уже GND не будет. Может Вы имели в виду "над"? Так у меня сплошной GND. Чтоб мне проще было понять, Вы скажите, в чем беда перехода на другой слой при трассировке? Я до сегодняшнего дня думал, что только в том, что виа вносит дополнительную задержку прохождения сигнала. Оказывается нет? Если развести в разных слоях, но при этом уравнять задержки - это решит проблему?
  13. Длина трасс от USB3300

    Хм... насчет других чипов - первое же что попалось, от TI - TUSB120 - у него линии данных вообще в другую сторону, то есть по часовой стрелке идут. И клок с управляющими линиями тоже невпопад. Такое ощущение, что именно USB3300 под STM разрабатывался. Кстати, половина сигнальных линий на примере рекомендуемой производителем tusb1210 топологии все же идет через VIA http://www.ti.com/lit/ds/symlink/tusb1210.pdf См. стр.56, FIG 6-5.
  14. Длина трасс от USB3300

    Ну я начну сначала с попытки перенести PHY чип, как с менее трудоемкого решения. Не получится, тогда буду разворачивать. Вот только на взаимоотношения со SDRAM это никак не повлияет. Вот уж никогда не подумал бы. Я думал, что SDRAM капризная штука. А все-таки, почему так? В SDRAM клок будет около 90 МГц, а в PHY всего 60. При этом к PHY требования выше... Вот посмотрите на аттаче. Как ни крути - клок пришлось переносить на другую линию. D7 вообще описывает петлю ( можно в принципе и справа обогнуть, будет короче, но не намного). Это я еще обвязку не цеплял. Тогда управляющие линии вообще будут подходить к чипу кругами, аки бомбардировщик заходит на посадку. Да я уж не помню, как поиски к нему привели. Информации много, распространенный чип. Недостатков на первый взгляд не увидел. Можете порекомендовать еще что-нибудь?