Перейти к содержанию

    

TiNat

Свой
  • Публикаций

    100
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о TiNat

  • Звание
    Частый гость

Контакты

  • Сайт
    http://
  • ICQ
    0

Старые поля

  • skype
    tinat9
  1. Задача коммерческая. Модели мы делаем давно, но уровень gmmel-poon. Думал, возможно ли качественно описать транзистор с паразитом используя данный уровень модели. Решение есть, использовать модель vbic. Но для этого необходимо время для обучения экстракции параметров в данную модель. Видимо, придется нашим специалистам, занимающимся экстракцией параметров модели изучать vbic модель.
  2. Добрый день. Может есть специалисты по созданию spice-моделей элементной базы. Проблема такова: по отдельности снимаем характеристики основного npn транзистора и паразитного pnp на подложку. Экстрагируем с использованием IC-CAP параметры модели ( используется e Berkeley-Spice Gummel-Poon для симмулятора spectre) и создаем subckt, включающую в себя два транзистора - основной и паразитный. Но в таком варианте, при моделировании паразитного pnp транзистора, он не работает, т.к. переход база-эмиттер pnp зашунтирован переходом база-коллектор npn. Может кто подскажет, как описать интегральный npn транзистор с учетом паразитного pnp.
  3. Добрый день! В ПО Mentor Graphics есть возможность поворачивать ячейки (именно ячейки, а не контура) на 45 градусов. Подскажите, есть ли такая возможность в Cadence? Заранее спасибо.
  4. Не распознаются команды мышью Stroke

    Может кто-то чуть более подробно опишет, как можно создать мои user defined strokes и повесить их не на правую кнопку мыши, а на колесико (как в Менторе)
  5. Добрый день. Возникла необходимость получить PDK TSMC 0.18um MIXED SIGNAL 1P6M + SALICIDE 1.8V/3.3V RF Version 1.5f. Может у кого-нибудь есть возможность поделиться ? Заранее спасибо
  6. Добрый день! Подскажите, может у кого-небудь есть литературка по КМОП фотоматрицам. Кое-какие небольшие статьи я нашел в интернете, но хотелось бы книжку, чтобы понять, что вообще это такое, особенности технологии изготовленя, и.т.д.
  7. Цитата(Beoplyer @ Mar 16 2015, 18:57) Hozier я во всём этом новичок, так что я не особо пока понимаю структуру Cadence IC. Что такое дизайн кит? Использовать буду не в коммерческих целях. Как я понял, Вы собираетесь обучаться. Почему тогда 0.18 мкм и именно XFAB? И что Вы понимаете под словом "библиотеки"? Дизайн кит и есть набор библиотек, правил DRС, LVS и.т.п. для определенного технологического процесса, который фабрика предоставляет разработчикам ИС.
  8. Цитата(amatrology @ Feb 20 2015, 16:35) Простите, а в чем соль полуподпольной передачи XFAB-овских дизайн-китов, когда их можно легально и бесплатно получить у самого XFAB? Действительно их можно получить. Правда не на все процессы можно получить PDK от XFAB. Я думаю бесплатно может получить компания, а не конкретный человек для каких-то своих нужд. Если dimx попросил, я могу предложить.
  9. Цитата(dmix @ Feb 16 2015, 20:52) Буду очень благодарен если поделишься Какой конкретно PDK Вас интересует? Оставьте свой e-mail, туда скину ссылку.
  10. Цитата(Torpeda @ Nov 18 2014, 11:24) А зачем вам вообще симуляция с SDF? Вообще мы для одного КМОП процесса экстрагируем SPICE-параметры девайсов, а также разрабатываем правлиа DRC, LVS и правила экстракции паразитных элементов для Calibre и Assura. Целью было проверить моделирование с паразитами. Так как у меня только опыт разработки аналоговых схем, то проведение post-layout моделирования для аналоговой схемы не оказалось сложной задачей. А вот c post-layout для цифры я не сталкивался. Мы создали вентильную библиотеку на ~80 элементов. Создали LEF, lib форматы. Был проведен синтез простейшей схемы для примера. В Encounter создали топлогию. И нужно было с использованием наших правил экстракции паразитных элементов провести моделирование с учетом задержек. CapTbl я создавать не умею, как понимаю для этого нужен ICT файл, но что это я не знаю. Поэтому выход получается следующий: получение SPEF в Calibre, Assura, либо как Вы сказали сам Encounter это может сделать. P.S. Проводил моделирование с задержками в NC-Verilog. Задержки из sdf файла не заменили задержки в verilog представлении вентилей (как Вы написали), а просуммировались. Вероятно причина в моих кривых руках и чего-то я не знаю.
  11. Спасибо, Torpeda, за подробный ответ. Экстрагировал из топологии SPEF калиброй и импортировал в Encounter, получил SDF. Таким образом вопрос с проведением post-layout моделирования цифровой схемы решился. Тогда может быть подскажите, зачем в цифровых библиотеках Design Kits от, скажем, XFAB или др. фабрик в каждом вентиле указана задержка, причем одинаковая. У XFAB и Микрона 0,1. Ведь, наверно, логичней иметь библиотеку с нулевыми задержками, к которой подключать полученный SDF файл и проводить моделирование. А так, задержка 0,1 суммируется с задержкой элемента из SDF файла.
  12. Добрый день! Хочу разобраться с маршрутом цифрового моделирования в среде Cadence. Вопрос в следующем. Имеется схема, представленная verilog нетлистом. Я ее промоделировал в NC-Verilog с использованием verilog библиотеки без учета задержек. Создал lib и tlf формат вентильной библиотеки. Подскажите, использование какого тула Cadence позволит опредилить количество входов вентилей, подключенных к каждому выходу и создать sdf файл задержек. Аналогичный вопрос, как получить sdf файл с RC задержками после создания топологии в Encounter. Сalibre позволяет получить SPEF и DSPF нетлист с паразитами. Как от него перейти к sdf. Может есть какой-либо туториал по моделированию с учетом задержек? И еще один вопрос. Чтобы не плодить темы, спрошу его здесь. Это отдельная вспомогательная задача. Может кто подскажет с чего начать обучение основам, если нужно разработать отдельную тестовую микросхему памяти СОЗУ (например 64к). Сам вопрос касается больше процесса моделирования. Как моделируют такие схемы? Делают ли verilog описание шеститранзисторной ячейки СОЗУ либо используют какой-либо другой подход? Интересует как совет\ответ прямо на форуме, так и ссылка на литературу.
  13. PiuPiuBam. Пытаюсь отправить Вам личеное сообщение, пишет следующее: Невозможно отправить это сообщение, так как получатель отключил свой личный ящик, или он попросту переполнен. Оставьте тогда свой e-mail, буду туда писать сообщения. Насчет литературы, вот еще набор книг, качайте: https://www.dropbox.com/s/gc130eba6t3y1ya/Universal.rar?dl=0
  14. PiuPiuBam. Очень много литературы на FTP сервере, но так как доступ к нему Вы не имеете, то включите свой ящик, чтобы можно было скинуть ссылки Dropbox с кое-какой литературой. По технологии и приборам скачайте тут: https://www.dropbox.com/s/kb8io00xz8e4hmj/%...%D1%8F.rar?dl=0
  15. Можно как-нибудь поконкретнее. Вас интересует проектирование ИС или технология изготовления ИС. Из Вашего поста я не понял.Если проектирование, что каких ИС: цифровых, аналоговых? Или Вас интересую общие сведения?