Перейти к содержанию

    

MadMan M

Участник
  • Публикаций

    18
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о MadMan M

  • Звание
    Участник
  1. Здравствуйте. В проекте я собираюсь использовать процессор на базе ARM Cortex-A72 от NXP LS1046A. В связи с этим я хотел-бы узнать существуют-ли универсальные аппаратные средства прошивки/отладки (подобные J-Link или ULINK), а также IDE (помимо CodeWarrior)?
  2. DDR3 flight time

    1066 Mb/s. Однако, в UG586 (стр. 198) сказано, что package delay нужно учитывать ("The package delay should be included when determining the effective trace length."). Собственно, на стороне ПЛИС-то всё понятно (это будет либо Artix-7, либо Zynq - ещё программисты не определились, что им нужно). Вообще, я нашёл по этой ссылке http://zedboard.org/content/ddr3-routing-zedboard-rev-c интересную фразу: "Micron DDR3 timing is specified at the package ball, therefore, the DDR3 package delays do not need to be included in the calculations." Но вот где про это у микрона найти информацию - непонятно. Я открыл в Notepad++ IBIS модель микроновской DDR3, но по задержкам там ничего толком не нашёл. При этом, в подтверждение Ваших слов, по той же ссылке, которую я привёл, также указано. что при разработке ZedBoard Rev C задержки внутри микросхемы Zynq не учитывались и устройство работает нормально. Однако, они же рекомендуют остальным оные задержки учитывать.
  3. DDR3 flight time

    Подскажите пожалуйста тогда, в какой документации указан данный факт. Чтобы при обсуждении деталей проекта мне было на что сослаться, как минимум. По поводу DDR4 - там всё-же указана package delay в пикосекундах (например, документ от той же Micron "8Gb: x4, x8, x16 DDR4 SDRAM Features", начиная со стр. 311). Хотя, она там указана, как диапазон значений и тоже придётся уточнять, как с ней быть, в случае её использования. А вот именно в даташитах на DDR3 подобных таблиц я и не нашёл. Также, заодно хотелось-бы спросить, возможно-ли вытащить значения package delay из моделей для симуляции, например HSpice или IBIS (они предоставляются производителем)?
  4. DDR3 flight time

    Здравствуйте. Я собираюсь первый раз делать плату с DDR3. По методике разводки, в принципе, всё понятно. Но есть один неясный момент. Согласно изученным мной рекомендациям, необходимо при разводке учитывать длину линий передачи внутри чипа. То есть, от кристалла до шарика BGA. Вопрос заключается в том, как и где найти документ с точными значениями этих длин. В документации от памяти (Micron.com) и стандарте JESD79-3F я их не нашёл.
  5. Смотреть буду и с удовольствием, ибо очень хочется повысить квалификацию, да и просто интересно.
  6. В одиночку-то этот проект сделать можно - были-б под рукой все нужные даташиты. Вопрос в сроках. Я, например, работаю. Если заниматься этим по часу - два в день после работы (причём, будучи уставшим), разработка будет долгой. Ещё большое значение имеют требования к выходной документации (просто файлы для производства, которые выдаёт САПР, или всё по ГОСТ/ЕСКД), ИМХО.
  7. А для продвинутого радиолюбительства такие принтеры подойдут? Если время приноровиться есть и больших денег на принтер тратить не готов, т.к. это хобби.
  8. Вообще, странная тема с таможней. Я кучу резисторов и конденсаторов заказывал из-за границы. Правда, с Алиэкспресса, но всё-же. Никаких проблем не было. Как раз, совсем недавно мне пришли резисторы (для TH монтажа). Проблем не было. Недавно заказал партию из 10 ATTiny85. Уверен, что там тоже всё нормально будет. Более того, я как-то с toolboom.com заказывал осциллограф (2014 год) - всё пришло замечательно.
  9. Моё ИМХО: я вижу наиболее оптимальным изготовление оборудования для майнинга исключительно под заказ. Так оно надёжнее. По крайней мере, в этом случае уже заказчик пусть мучается с тем, куда это дорогое оборудования применить и от чего его питать, и т.д.
  10. Микросхема - это полдела. Если реально там порядка тысячи микросхем, устройство очень сложное получается. Как их подключать к контроллеру, и т.д? Вот есть куча микросхем, что-то обсчитывающих с большой скоростью. Вопрос: как подавать в устройство данные с достаточной скоростью, чтоб линия эта не была бутылочным горлышком всей системы. Кстати, господа, у кого-нибудь тут есть структурная схема майнера? Интересно было бы взглянуть и подумать, как это реализовать в качестве готового устройства.
  11. Отдам бесплатно/за шоколадку

    Цитата(Firer @ Jan 10 2013, 19:40) MadMan - могу cdek.ru выслать - она думаю подешевле Пони. Если ок - указывайте адрес. Смоленск, 214006, ул. Юрьева д.1/6 кв.27. Пускай везут со склада на склад. Я сам со склада заберу - так дешевле будет. Ну или как там возможно, чтоб подешевле вышло)
  12. Здравствуйте, уважаемые форумчане. Имеется проблема: в ПЛИС Spartan-6 xc6slx150 я пытаюсь затактировать примитив BUFIO2 (LOC = BUFIO2_X3Y7) от CLOCK-совместимых пинов (через IBUFGDS). Могу ли я затактировать все имеющиеся (любой имеющийся) BUFIO2 от одного clock входа? Если есть ограничения, то какие? Если это возможно, то как?
  13. Отдам бесплатно/за шоколадку

    Можете выслать в Смоленск Автотрейдингом или Пони-экспресс?
  14. Здравствуйте! Существует следующая проблема: когда я вставляю Chipscope в дизайн, содержащий bufio2, при компиляции происходит ошибка: "ERROR:Place:1318 - User has over-constrained component BUFIO2_2CLK_inst_1. There are no placeable sites that satisfy the user constraints. Please review the user constraints on the driver component and the load components of BUFIO2_2CLK_inst_1. Phase 4.2 Initial Placement for Architecture Specific Features (Checksum:66d1c629) REAL time: 58 secs Total REAL time to Placer completion: 58 secs Total CPU time to Placer completion: 57 secs ERROR:Pack:1654 - The timing-driven placement phase encountered an error." При удалении Чипскопа из дизайна ошибка ичезает. Однако, без использования Чипскопа отладка проекта будет весьма затруднительна. Кто-либо сталкивался с подобного рода проблемой? Ещё вопрос: можно ли от одного и того же BUFIO2 затактировать ISERDES2, находящиеся в различных полубанках/банках? Если нет, то как это сделать и возможно ли это (цель - подключение ADS5400 к xc6slx150)? Также, есть ещё одна проблема подобного рода - при вставке блока SelectIO Interface (с использованием соответствующего мастера) проект компилируется. Однако, при подключении UCF с прописанными портами ввода - возникает ошибка: "Phase 4.2 Initial Placement for Architecture Specific Features ERROR:Place - ConstraintResolved NO placeable site for your_instance_name/bufio2_inst ... ERROR:Place - SIO has over-constrained componet your_instance_name/bufio2_inst to have to placeable sites. Constraints come from driver constraints AND load IO constraints Process "Map" failed" Если отключить UCF, либо закомментировать все порты ввода (включая тактирование ПЛИС и данных) - компиляция происходит успешно. При этом ISE автоматически назначает порты по своему усмотрению. Но это в данном случае не выход. Можно ли как-то решить данную проблему. Примеры проектов (2 шт.) по ссылке на файлообменнике: http://depositfiles.com/files/cn4aixuq0; http://depositfiles.com/files/4vjbxjowr
  15. Клок для данной микросхемы (25МГц) вырабатывается генератором CX07050T3. А уже с неё подаётся тактовый сигнал (тот, о котором шла речь - 125 МГц) на ПЛИС.