Перейти к содержанию

    

seniorandre

Свой
  • Публикаций

    58
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о seniorandre

  • Звание
    Участник
  • День рождения 21.06.1968

Контакты

  • Сайт
    http://www.asobol.ru
  • ICQ
    159561762

Информация

  • Город
    г.Нижний Новгород
  1. Цитата(seniorandre @ Mar 29 2018, 21:15) Вообще данная диф. схема имеет разные входные сопротивления в каждом плече и соотв ваш мост по определению перекашивает. Этот перекос может выливаться в сужение полосы. Более детально надо ставить эксперимент. Ну и в догонку.... Конечно резисторы делителей виртуальной земли меньше чем резисторы ОС подключенные к делителю, но блокировочные конденсаторы в делителе обязаны быть. Иначе Ваше усиление 20 просто не будет соотв действительности, т.к. один из выводов усилителя по переменке болтается в воздухе.
  2. Вообще данная диф. схема имеет разные входные сопротивления в каждом плече и соотв ваш мост по определению перекашивает. Этот перекос может выливаться в сужение полосы. Более детально надо ставить эксперимент. Как-то так. Можно поставить для эксперимента нормальный диф усилитель или измерительный усилитель.
  3. Цитата(Sergey Krivonosov @ Dec 18 2017, 19:22) Подозреваю, что данная проблема решается с помощью преобразований Фурье, но как приступить я не знаю. Может кто то подскажет метод решения. Cуществуют конечно научный способы вычисления корреляции, но можно попробовать по типу разложения по квадратурам. Сдвинуть тестовый сигнал на 90гр. и сделать перемножение сигнала на две квадратуры тестового сигнала, а потом посчитать что то типа модуля. Ну либо если нужен научный метод, то искать алгоритмы вычисления корреляции.
  4. FreeRTOS 10, теперь под лицензией MIT

    Цитата(arhiv6 @ Nov 30 2017, 08:37) Вроде и раньше можно было исходники не открывать даже при модификации. А с чего вы взяли что GPL позволяла не открывать исходники? Как раз наоборот, вы обязаны были раскрыть исходники либо вместе с программой либо по запросу. Правда пишут что у FreeRtos было какое-то исключение на счет раскрытия исходников.
  5. Цитата(syuha @ Sep 8 2017, 04:23) Низкий входной импеданс подтверждается двумя измерениями: во-первых, временная постоянная R1-C3 вместо 500 мс составляет около 50ms Я так понимаю у канала VH входной импеданс всего 50 Ом, для частот выше 40кГц. Не понятно причем тут цепь R1-C3, когда для VH t= R2*C3*6.28 = 23us. Цитата(syuha @ Sep 8 2017, 04:23) во-вторых, если подавать синусоидальный сигнал на VL через последовательно включенное сопротивление 1МОм, сигнал на входе оказывается вдвое меньше, т.е. 1 МОм вход выступает как делитель напряжения 1. Для какой частоты? Мы не телепаты... 2. Если подается на VL, где измеряется сигнал? 3. Сам ФЭУ отключен?
  6. Цитата(el.d @ Aug 2 2017, 18:14) 4. Похоже, что так и есть. Уже и саму плату произвели, и все элементы разместили, а потом ко мне приходят и говорят - роди алгоритм. С таким подходом только выход за порог лог детектора можно определять и достаточно любого контроллера. После лог детектора есть огибающая видеоимпульса и она же огибающая шума, отделить шум от видеоимпульса уже нельзя, бред какой-то. Дайте хоть блок схему девайса и пример сигнала.
  7. Честно говоря мешанина какая-то, не хватает инфы... 1. Говорить про стат обработку и корреляционный анализ после лог детектора как то неправильно, уже часть инфы потеряна, т.к. в лог детекторе как минимум стоит LPF. 2. Один-два такта чего? сигнала и или ПЛИС? 3. Сигнал кодированный или просто ON|OFF прямоугольника? 4. Сделали девайс без математической базы под сигнал что ли?
  8. Цитата(_andru_ @ Jun 14 2017, 15:32) Вообще все специальные сигналы придуманы для того что бы улучшить отношение сигнал/шум
  9. Аналоговый inverted sinc filter

    Чем больше изучаю этот вопрос, тем больше прихожу к выводу, что надо просто сделать коррекцию усиления выходного каскада, во многих случаях так и делают. Даже в тех DDS где есть коррекция inrse sinc (AD9957), при включении оного получается insertion loss порядка 3 Дб. Фильтр если он фильтр по определению ни сделает доп усиление, он на нч сделает завал, а на ВЧ в лучшем коэффициент передачи будет единица. Но в тоже время если просто сделать коррекцию с увеличением усиления на ВЧ, то можно усилить вторую и третью гармонику сигналов, которые будут выше 0.3-0.4 от Fs
  10. Аналоговый inverted sinc filter

    Интересует методика расчета АНАЛОГОВОГО inverse sinc фильтра на выходе DAC для компенсации завала на ВЧ. После DDS AD9951 стоит LPF 160 МГц, завал на 150 МГц - 4dB.
  11. Вопрос по разности скоростей STM32F103 и PC

    Я тоже один раз над по первости весь лоб расшиб, когда у меня тактовая не совпадала, ситуация была аналогична. Оказалось что код инициализации тактовой частоты просто не вызывался. В main() надо было прописать SysnemInit() Это когда я пользовал SPL и стандартные заготовки CoCox. Вы вообще отладчиком попадаете в код который отвечает за инициализацию? А то ведь startup файлы которые вызывают SystemInit(), а есть которые не вызывают и его надо вызвать в Main() лапами.
  12. STM32F072 непонятный эффект с выборкой ADC

    Цитата(KnightIgor @ Apr 25 2016, 23:03) А что, ADC тянет 500ksps? По тексту вроде даже два канала, то есть, 1Msps на канал? Чет быстро... Мало того что тянет 500ksps, так еще и в реалтайме ДПФ для одной частоты вычисляет, после обсчета 10 000 семплов одного канала, обсчитываем следующий. Все запускается синхронно по таймерам. Синус естественного для ДПФ и ЦАП уже подготовлен в буфере. Цитата(jcxz)А Вы хоть раз испытания в камере тепла и холода делали? Или хотя-бы видели её? Не видел. Цитата(jcxz)А ПО нагруженное писали? Так чтобы одновременно работала куча периферии и тяжёлые вычисления? Пытаюсь Цитата(jcxz)А испытания на устойчивость к нано- и микросекундным помехам делали? Для данного проекта не вижу необходимости. Вот хочется спросить... А вы что-то по существу вопроса добавить можете? Или только подковырнуть хотите?
  13. STM32F072 непонятный эффект с выборкой ADC

    Цитата(scifi @ Apr 24 2016, 21:26) Есть некий риск, конечно. Кто знает, что внутри у этого АЦП? Проект собственно не коммерческий, поэтому можно и вылезти за пределы ТТХ. У меня такое ощущение, что у буржуев старого оборудования и технологий нет, вот им и приходится старые чипы на новых технологиях выпускать. А параметры приходится занижать что бы линейку поддерживать. Маркетинг блин... Это косвенно подтверждается тем что ядро народ на 3-х кратной частоте запускает, а оно все работает. Должен быть и от маркетинга хоть какой-то выхлоп для нас ST в CubeMx не дают тактовую поднять, а через регистры что хошь делай.
  14. STM32F072 непонятный эффект с выборкой ADC

    Цитата(scifi @ Apr 24 2016, 21:04) А том вроде бы есть HSI14 специально для АЦП. Не подойдёт? Нет тайминг нужен точный и синхронный с таймерами и DAC. Вот подумываю для USB HSI48 задействовать и поднять тактовую ядра, либо вообще оставить ADC от 24MHz. На 24 MHz время выборки увеличилось (как доля от 2 us), а время конверсии уменьшилось, качество данных стало лучше, правда пока не понял на сколько, но вижу данные вообще не плавают. Потребление только надо на 24MHz и 12MHz сравнить. Случайно включил ADC на 48MHz, как ни странно, но тоже работает.
  15. STM32F072 непонятный эффект с выборкой ADC

    Цитата(scifi @ Apr 24 2016, 11:25) Откуда такое странное дробное число? Table 41. Latency between trigger and start of conversion. Но даже если было бы 3 такта, то все равно вроде как должно было поместиться. Цитата(scifi @ Apr 24 2016, 11:25) Кроме того, загляните в даташит и посмотрите на такую штуку, как "ADC_DR register ready latency". А причем тут ADC_DR register ready latency, это забота DMA забрать результат по готовности из ADC_DR Цитата(Aner @ Apr 24 2016, 14:04) Да, третий битик задействовали, не как у старших STM. Да и с измерениями внутренней темп., напряжения по другому теперь с ADC. Извиняюсь, но ни чего не понял. ЦитатаВозможно, пересылка по DMA тоже тактов требует. Пересылка по DMA вроде бы параллельно идет, только шину занимает. Попробовал КодADC1->CFGR1 |= ADC_CFGR1_OVRMOD; Не помогло. Понятно что самым простым решением было бы поднять немного тактовую частоту ядра, но у данного камня есть USB, который тактируется именно от 48MHz, ни на HSI же переходить для USB.