Jump to content

    

ed8888

Участник
  • Content Count

    131
  • Joined

  • Last visited

Posts posted by ed8888


  1. может быть, правила заданные в Constraint manager не позволяют вам из-за проверок DRC подключить эту линию?

     

    кажется что когда нарушается правило - то завершить дает, но отображает в этом месте ошибку... ?? разве нет?

     

  2. У не подсоединенных выводов можно поставить галочку в свойстве Not connected.

    Тогда на конце вывода будет рисоваться крестик и вывод никуда не подключается.

     

    цепь не разведена!! - еще раз

    но она формируется самим пакетом... (не capture!!!!)

  3. Два вопроса:

     

    1. Временами, при прокладке трассы, не могу ее завершить - не подключается линия к pad-у или via... (версия 17.2)

     

    на форуме сайта Cadence нашел следующую рекомендацию - " If this is the case you can run Tools - Derive Connectivity, check both boxes and click on OK which should resolve these connections. ",

    но она к сожалению не помогла... sad.gif(

    кто-то может посоветовать что-то дельное??

     

    P.S. Да! в версии 16.6 ничего похожего (такого косяка) не встречал...

     

    2. И еще один момент: на принципиальной схеме есть с десяток элементов у которых есть незадействованные выводы, обозначены как N...

    PCB Desig сам соединяет их в одну цепь (неразведенную...)...

    смерится с этим? или в настройках пакета есть режим (ВКЛ./ВЫКЛ.) ?

     

     

    Спасибо!

  4. и еще один момент: на принципиальной схеме есть с десяток элементов у которых есть незадействованные выводы, обозначены как N...

    PCB Desig сам соединяет их в одну цепь (неразведенную...)...

    смерится с этим? или в настройках пакета есть режим (ВКЛ./ВЫКЛ.) ?

    Спасибо!

  5. временами, при прокладке трассы, не могу ее завершить - не подключается линия к pad-у или via... (версия 17.2)

     

    на форуме сайта Cadence нашел следующую рекомендацию - " If this is the case you can run Tools - Derive Connectivity, check both boxes and click on OK which should resolve these connections. ",

    но она к сожалению не помогла... :((

    кто-то может посоветовать что-то дельное??

     

    P.S. Да! в версии 16.6 ничего похожего (такого косяка) не встречал...

     

  6. Огромная просьба к знатокам (понимаю что вопрос несколько объемен...)- кто может уделить время теме, опишите пожалуйста хотя бы кратко назначение классов и подклассов в PCB Designer!! А то заходишь к примеру в Color Dialog и... наступает некоторое уныние :help: от непонимания всех классов и подклассов...

     

  7. Выберите класс BOARD_GEOMETRY и подкласс SILKSCREEN_TOP и пишите-рисуйте там. Главное не забудьте потом добавить его в набор при генерации гербера шелкографии.

     

    Спасибо!

     

    и если можно - второй вопрос: подписи элементов "перегружены" на плате: отображается как Silkscreen_Top(Bottom) так и Assemly_Top(Bottom)... а в Visibility вроде как нет возможности отключить Assemly_Top(Bottom)... где это делается? и еще следом - можно окно Visibility настроить на свои "хотелки"??

  8. Не все проверял, но пара ограничений точно имеется - во-первых подключается только полностью, никаких термалов сделать не получится, что как бы и логично - пин-то не для пайки, а во-вторых пин не может быть механическим, у него обязан быть номер, только тогда подключает. При определении пина механическим в футпринте подключить никак не удастся, разве что наложить на него static shape, но это как-то уже совсем не элегантно...

     

    а можно футпринт поменять из механического в электрический? одним движением... как полигон из статического в динамический и обратно... или надо с нуля создавать футпринт отверстия (но уже как электрический)?

  9. Либо создать схемный символ и подключить его на схеме, либо непосредственно в плате этому паду присвоить свойство NET_SHORT с указанием имени цепи, к которой он должен быть подключен.

     

    Основное место управления всеми зазорами в Constraint Manager -> Clearance, там посмотрите на вкладку Shape, на ней собраны все зазоры относящиеся к полигонам(Shape-ам), в том и числе и Shape-Shape.

    Локально зазор можно увеличивать в свойствах каждого шейпа, там есть вкладка с экстра-зазорами до других типов объектов. Причем таам вписывается желаемая дельта, т.е. заданный в констрейнах DRC+delta.

     

     

    можно подробнее об этом - "этому паду присвоить свойство NET_SHORT с указанием имени цепи"?? ... а то как-то не понятно... присвоил отверстию имя цепи полигона, а соединения не произошло...??

  10. 1. Delete, а дальше в зависимости от выбранных элементов на панели Find - либо сегмента, либо CLine от точки до точки. Еще можно просто наехать мышей на объект типа сегмент, дальше ТАВ - подсветится сегмент/Cline/Net(если включены на панели Find), дальше клик, дальше CTRL+D.

     

    2. Edit -> Text. Либо как выше - наезжаем мышей на нужный текст, ПКМ -> Edit text. Это если надо изменить надпись. Размеры шрифта редактируются через Edit->Change.

     

    3. Не понял что именно нужно. Определения «Termal Relief» и «Anti Pad» в падстэк эдиторе нужны, по большому счету, только в случае применения падстэков на негативных плэйн-слоях, потому что там не работают обычные правила заданные в констрейнах Spacing. В случае использования позитивных шейпов на сигнальных и смешанных слоях они не нужны, так как подключение и зазоры для него задаются в тех самых Spacing и Same Net Spacing констрейнах.

     

    а негативные - это внутренние??

     

  11. Здравствуйте, сейчас вот стал смотреть ДШ от Тексаса, ну и как-то глаз упал на своеобразный "мостик-дугу" в том месте, где цепи на схеме пересекаются друг с другом, но при этом не соединяются. Вот интересуюсь, а Каденс так может?

    Поясню, если например цепи соединиятся - то ставится жирная точка - это понятно.

    если цепи пересекаются, но не соединяются, то в месте пересечения ставится полукруг-дуга. Вот это то мне и интересно, можно ли это ка-нибудь включить?

    Потому что по умолчанию - пересекаются да и бог с ним, просто точка не стоит и всё, а так читабельность так сказать надежнее получится.

     

    Переход проводника через проводник в виде дуги - это стилистика для функциональных схем... для принципиальных это просто пересечение без точки и все...

    так что ваше предложение - это просто ваши "хотелки"... извините за каламбур...

  12. Вопросы снова к знатокам...

     

    1. Как быстро удалять проложенные проводники? И полностью и частично…

    2. Как корректировать текст шелкографии и номеров выводов?

    3. Овальное отверстие сверловки задается – прекрасно… а овалы для «Termal Relief», для «Anti Pad» и шелкографии??

     

    Спасибо!!

     

     

    c 3-им вопросом разобрался...

  13. Когда ведёте проводник, в Options можно менять. А через padstack - replace padstack можно менять уже расставленные

     

    Через Опции - увидел! Спасибо! Не очень удобно... какой командой можно назначить смену via на горячую клавишу?

    а по второму - я имел ввиду замену одного уже установленного via на другой уже существующий в библиотеке, а не корректировку коструктива via

     

    так... со вторым вопросом разобрался: tools-padstack-replace... и далее меняем...

     

    Спасибо!

  14. Вопросы к знатокам:

    1. как переходить с активного via на альтернативный, если их предусмотрено несколько?...

    2. если на плате уже расставлены via, как их поменять на другие?

    Спасибо!

  15. при создании изделия с мезонинным расположением плат требуется меньшей платой "прицелиться" правильно на большей разъемами и крепежными отверстиями...

    возможно ли из файла проекта сгенерировать файл элемента, чтобы с ней работать как с элементом - вращать, двигать, переворачивать??

     

    и второй вопрос: можно ли задавать не координаты объекту, а перемещение относительно существующих координат??

     

    Спасибо!

  16. При передаче netlist в PCB Design выдается ошибка:

     

    WARNING(SPMHNI-192): Device/Symbol check warning detected. [help]

     

    WARNING(SPMHNI-194): Symbol 'MTGNP180H360Z180P' used by RefDes MECH1 for device 'HOLE_3_5_MTGNP180H360Z180P_MECH' not found in PSMPATH or must be "dbdoctor"ed.

     

    Illegal element in SHAPE_SYMBOL.

     

    программа недовольна крепежным отверстием...

    создавал его в Pad Designer... как отверстие в 3,6 мм и два pad-а на верхних слоях, отверстие металлизированное, shape не создавал...

    прошу помощи у знатоков или тех кто сталкивался с подобным...

    Спасибо!

  17. Вопрос решил... всем спасибо за содействие!

    Поделюсь своими граблями, чтобы никто по ним "не ходил"... они только мои!!

    Действительно - ошибки при импорте netlist в PCB Design находятся в netrev.lst, но чтобы они там появились PCB Design должен найти сам файл netlist для импортирования...

     

    Error (24) - это было не количество ошибок, а код ошибки - наверное "файл не найден" (указал не ту папку...) сменил папку и в netrev.lst появились конкретные ошибки...

     

    Всем спасибо за посильное содействие!

    До встречи на других граблях...

  18. Вообще все ошибки можно посмотреть через меню Window - Session Log

     

    Спасибо! не могу только найти этот раздел: Window - Session Log в PCB Designer...

     

    Создайте файл *.brd с контуром платы и укажите его при создании нетлиста.

     

     

    Файл *.brd создан.... и он указан как конечный получатель... перечень ошибок нужен, где его искать...

  19. При попытке передачи netlist в PCB Design в файле netrev.lst говорится об ошибках, предполагаю что программа не нашла некоторые footprint... где-то можно посмотреть эти ошибки более подробно?

     

  20. "Почему одинокой девушке трудно найти хорошего мужчину... потому что у хорошего мужчин уже есть мужчина... :))" из какого-то фильма.

    это я к тому - "Ну что, перевелись инженеры на земле русской!" что у этих инженеров уже есть основная работа...

    а вам нехрен бы выпендриваться и предложили бы им "удаленку"...

    а за ту зарплату что вы в состоянии предложить не каждый нормальный инженер согласится на переезд (менять шило на мыло...)

  21. По поводу высказывания AlexandrY

    "В институте каждая собственная ошибка стоит балов которые останутся с тобой навсегда.

    А на производстве как раз все допустимо. "

     

    Вот из-за таких с позволения сказать "специалистов" люди в погонах "оставались под пулями и без связи" в последнем мелком конфликте...

    потому, что вот такие же "якобы специалисты" нихрена не просчитали параметры кабельных систем в новой бронетехнике... (случай из моей практике в оборонке)...

    а такие же начальнички (такие же специалисты), когда я им принес служебку со всеми расчятами и решением проблемы, заставили финансистов просчитать сколько будет стоить устранение своего головотяпства - оказалость под 80 млн. вечно деревянных, сказали мне "выкень свою служебку и забудь, что ты ее вообще писал"... то есть жизни людей стоят меньше, чем лишние издержки оборонки...

    и второй момент на том же предприятии поставили "горе конструктара" танталовые кондеры там где их и близко нельзя было ставить и регулярно блоки (с ARM9) накрывались, никто и пальцем не пошевелил, чтобы и это головотяпство исправить... плюнул и ушел с этого "горе оборонного предприятия"...

    а ребята кто остался делятся впечатлениями - оно (предприятие) и дальше "загнивает"...

     

    1. сколько живешь - постоянно самосовершенствуйся.

    2. делай изделие так, чтобы мог вместо "космонавта" на нем сам полететь (читай как для себя).

    3. не стыдись признавать и исправлять свои ошибки.

    где-то так...

    это самый минимум...

     

    (и как сказали ребята выше - и будет тебе счастье... и люди за тобой потянуться)

    а иначе будет из тебя специалист, по принципу - "сам не умеет делать - поэтому других учит"