Jump to content
    

ed8888

Участник
  • Posts

    171
  • Joined

  • Last visited

Posts posted by ed8888


  1. On 8/22/2022 at 1:17 PM, Flood said:

    Столкнулся с проблемой в связке 17.4 Orcad Capture / PCB Editor под Windows 7 при активном Design Sync flow: после синхронизации sch -> layout в PCB Editor частично разрушаются Xnet-ы и связанные с ними дифф. пары. При попытке обратной трансляции layout -> sch частично разрушаются дифф. пары в схеме (те, в состав которых входят Xnet). Интересный признак также: при вызове Constraints Manager из схематика (Capture) имена Xnet имеют длинный формат с префиксами (@ sch_1 / sch / NET_NAME), тогда как эти же XNET в PCB Editor выглядят нормально (NET_NAME).

    Побороть проблему не удается, но спасает dbdoctor -regenerate_xnets. При вызове с этим ключом сразу после трансляции в BRD из схематика лечит сломанные Xnet-ы в BRD-файле. Т.е. жить можно, но очень неудобно.

    Такое впечатление, что проблема появилась после апгрейда на очередной хотфикс. То ли софт становится все глючнее, то ли его совместимость с Windows 7 становится все хуже.

    Обе программы запускаются только в режиме совместимости (под Windows 7 включен режим совместимости с Windows 7). Без этого design sync из sch в layout давно уже не работает - крашится процесс netrev. В режиме совместимости все медленно, но работает.

    так было же где-то что с какого-то хотфтикса никакой семерки, только десятка

     

     

  2. Парни, вопрос будет расширенный (уж извините, чтобы было понятно):  

    есть иерархический проект с блоками..

    20bf22ce-2ba0-4266-9665-c72d68989de2.thumb.jpg.e96abe2e1537b7b145dae1deec0dadcd.jpg

     

    В каждой блоке нумерация своя (все нормально).

     

     7c6b1a6a-0714-4042-92c6-baa93e254054.thumb.jpg.276be07e32cffc8522b620a1035ba5bd.jpg

     

    e43169a6-e47b-4038-a320-c9a981c148b4.thumb.jpg.0f117fadf99c49f1833084fc49993fa3.jpg

     

    но если или вставить новый элемент или удалить и вставить, нумерация в соответствии с иерархией рушится и у всех элементов один и тот же номер...

     

    4c494fea-091c-422e-a3dc-f7740a0f68eb.thumb.jpg.160b3fbb14bda3cf92117065d1f5d809.jpg

     

     

    d25c8dcf-f8d3-4996-bf59-6b4cee77271b.thumb.jpg.8a205e79b96283c62d7f890c0c8d429f.jpg

     

    Подскажите, парни, что не так?

     

    через жопу сделал, в рукопашную...

    но хочется чтобы было в автомате... как и раньше...

  3. Парни, вопрос по System Capture:   читая о нем - "System Capture позиционируется, как преемник DE-HDL. В нем есть возможность импорта библиотек и схем из старого схемного редактора."   то есть из  DE-HDL  в System Capture без проблем.   А можно портировать из OrCAD Capture  в System Capture ?

  4. парни, а есть в элементе библиотеки (Capture) свойство - защита от копирования?

    в референсном проекте есть элемент который не копируется в библиотеку стороннюю, только из проекта в проект

  5. 21 minutes ago, Карлсон said:

    Выбираете первое УГО из кеша, зажимаете шифт, выбираете последнее УГО, пкм, копировать. Потом в новой библиотеке пкм вставить. И всё. Не нужно ничего по одному таскать.

    понял, гляну.  Спасибо!

    5 hours ago, makc said:

    Скорее уж not soldered - не монтируется.

    а по существу?

  6. image.thumb.png.d4d40d7af6af521f4569e6f59cc8457b.png

    Парни, так понимаю что элемент свойств конденсатора ns - это not to set. сравнил эти два УГО, не смог увидеть это свойство в правом элементе. Эта позиция что? - исключит элемент из BOM-а?   Спасибо!  (если что - это из референсной платы)

  7. парни, никогда не приходилось заморачиваться, а тут возник вопрос: есть чужой файл в схематиксе, можно создать библиотеку, пусть к примеру все в кучу как temp, но автоматически из кэша данного файла?  Спасибо!

  8. 1 hour ago, makc said:

    PRJ это файл-описатель проекта. Судя по именам директорий вам дали только проект топологии, т.к. при его создании часто файл prj приходит из шаблона проекта для создания PCB. Если на уровне выше нет ещё одного файла prj и директории database, то схемы у вас скорее всего нет. Т.е. ориентир такой: файл <...>.prj, директория database и внутри неё файл базы данных icdb.dat, содержащий схемы и всё остальное.

    спасибо!

    а проекты младших версий ментора откроются нормально?

  9. On 2/8/2022 at 3:49 PM, Uree said:

    Скрин пригодился бы.

    Ну и толще... толщина меди имеет значения, равно как и ширина и зазор. Что именно все-таки не совпадает, толщина или ширина? Что с etch-factor? Учтена ли толщина металлизации? Учтена ли солдермаска? Какое Er использовано в расчете?

     

    1.PNG

    2.PNG

  10. Парни, попался референсный дизайн с SATA.. попробовал в стекапе калькулятор волнового сопротивления, не совпадает от слова совсем - проводник по калькулятору должен быть типа в 3 раза шире..  кто-то не "спотыкался" в похожей ситуации?

  11. 24 minutes ago, PCBtech said:

    Вроде как в PowerDC можно добавлять компоненты в виде текстовых спайс-моделей, в том числе и коротко-замкнутый транзистор, как короткое замыкание, например, или как резистор с определенным небольшим сопротивлением:
     you can use a short-circuit component in Component Manager to short those nearby pins. This effectively averages out the voltages of the nearby pins.

    To view all the components defined in the Layout File, select Menu  Setup  Component Manager.

     

    1. To add a resister between two terminals, select Set up Discretes.

     Также вы можете использовать TCL-скрипты (это типа бейсика), чтобы включать при моделировании только нужные вам компоненты, и отключать ненужные.

    Кроме того, если вас интересует не только статический IR-Drop или нагрев, но и работа "в динамике", то есть Transient Electrical-Thermal Analysis, вы можете посмотреть новый инструмент Cadence Celsius, он содержит в себе PowerDC, но добавляет более мощные функции. 

     

     

    Полезная инфа! Спасибо!

  12. 49 minutes ago, Uree said:

    Этот индикатор включается по умолчанию при трассировке/редактированию сигналов с констрейнами длины/времени.

    понятно.. еще момент: как сделать чтобы это окно следовало за курсором при трассировке.. понравился такой режим отображения :)

  13. Парни, подскажите а есть что-то на русском подробное по Allegro Constraint Manager? Спасибо!

    On 1/10/2022 at 10:17 AM, ed8888 said:

    272768402_SetupDiscretesPowerDC.thumb.PNG.733e807d70d6b127778aba6592162c52.PNG

    Парни, доброе утро. Подскажите в сигрити 2019 этот пункт есть, а в 2021 нет. как связывать части цепей без него? Спасибо!

    Спасибо! Парни, не внимательно смотрел, сейчас увидел что этот пункт в другой раздел перенесли! Спасибо!

     

     

    Парни, подскажите а по Allegro Constraint Manager есть что-то подробное на русском типа user manual?

×
×
  • Create New...