Jump to content

    

ed8888

Участник
  • Content Count

    125
  • Joined

  • Last visited

Everything posted by ed8888


  1. Добрый день! Подскажите как в Allegro указать контур фрезерование канавок на плате? Спасибо!
  2. Добрый день! Подскажите какими средствами лучше всего сделать полигон внутри полигона (в качестве острова) в той же цепи, но отгороженный большей частью от основного полигона? Спасибо!
  3. Спасибо! Именно флажок - разрешить для экспорта... :)))
  4. включен... :(( от этих настроек никак не зависит?
  5. Спасибо! Понял. Подскажите, если кто знает: не получается экспорт проекта в STEP-файл (голая плата, без самих 3D-моделей получается... с ними нет)... LOG файл с НУЛЕВОЙ длинной..?? Как быть? Спасибо!
  6. Добрый день. Подскажите как для 3D модели проекта задать толщину платы? Спасибо!
  7. Добрый день! Прошу знатоков подробно ответить каково назначение каждой из библиотек... я знаю только 5 и 7... вот например step модель состоит из одного файла, а путей два, даже три... Поэтому прошу подробного объяснения. Спасибо! ... и что за опция - effective favorite?
  8. Добрый день. Подскажите точные ограничения в Allegro 17.2 Lite Спасибо!
  9. Добрый день! Подскажите кто сталкивался... Библиотека переброшена из Orcad Layout... при передачи нетлиста в PCB Editor было два варианта или выдавало ошибку - "extra pin" или в PCB Editor-e из Placement List не дает вытащить элемент (он там есть, но при попытке перетащить на плату, не фиксируется)... Спасибо!
  10. попробуй поработать не с MAX файлом, а с одним из BACKUP-ов... иногда такое было... приходилось таким образом возвращаться к промежуточному сохраненному файлу... тратил лишнее время конечно, но это лучше чем с нуля... удачи!
  11. .tch можешь свой использовать... активируешь для трассировки два дополнительных слоя (например типа PWR и GND) и формируешь требуемые для твоего проекта VIA (только помни что глухие ведут к удорожанию проекта...) и вперед... удачи
  12. Спасибо, гляну Заглянул в свой ENV... там пути к библиотекам по умолчанию... (самой системы), а своих прописанных путей к библиотекам там не нашел... или это должно быть в локальном ENV?
  13. Добрый день! Подскажите как настройки экспортировать из проекта в проект? Это делается несколькими файлами или одним? (к примеру я так понимаю что в файле ENV только настройки горячих клавиш...) хочется экспортировать по максимуму настройки, в том числе и пути к файлам библиотек... и настройки слоев... и т.д. Спасибо...
  14. добрый день. разъясните какие расширения кушает СА в качестве 3D моделей компонентов... обратил внимание что не все файлы открывает (конкретно - от solidwoks) спасибо
  15. добрый день. разъясните какие расширения кушает СА в качестве 3D моделей компонентов... обратил внимание что не все файлы открывает (конкретно - от solidwoks) спасибо
  16. Спасибо! А Паттерн использовался в контексте дифпар...
  17. объясните плиз два понятия: вертекс и паттерн... Спасибо!
  18. когда проект уже закончен, как сместить плату в сторону на листе, чтобы разместить еще таблицу сверловки?? И какие настройки выходных гербер файлов необходимо делать для производства?? А то что-то на сайте "Резонита" например ничего не нашел... Спасибо!
  19. Capture CIS не дает обозначить вывод элемента как NC - выдает ошибку..?? Разобрался... : Capture CIS не переваривает если вывод имеет имя - NC и свойство - power одновременно...
  20. Спасибо! Попробую... а со второй проблемой не сталкивались?? а возможно ли вообще такую цепь убрать из базы данных? чтобы она исчезла бесследно из проекта?? ведь в capthure я эту цепь вообще не создавал...
  21. кажется что когда нарушается правило - то завершить дает, но отображает в этом месте ошибку... ?? разве нет?
  22. цепь не разведена!! - еще раз но она формируется самим пакетом... (не capture!!!!)
  23. Два вопроса: 1. Временами, при прокладке трассы, не могу ее завершить - не подключается линия к pad-у или via... (версия 17.2) на форуме сайта Cadence нашел следующую рекомендацию - " If this is the case you can run Tools - Derive Connectivity, check both boxes and click on OK which should resolve these connections. ", но она к сожалению не помогла... sad.gif( кто-то может посоветовать что-то дельное?? P.S. Да! в версии 16.6 ничего похожего (такого косяка) не встречал... 2. И еще один момент: на принципиальной схеме есть с десяток элементов у которых есть незадействованные выводы, обозначены как N... PCB Desig сам соединяет их в одну цепь (неразведенную...)... смерится с этим? или в настройках пакета есть режим (ВКЛ./ВЫКЛ.) ? Спасибо!