Перейти к содержанию

nepoch

Свой
  • Публикаций

    78
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о nepoch

  • Звание
    Частый гость

Контакты

  • Сайт
    http://
  • ICQ
    0

Информация

  • Город
    Курск
  1. КТо-нибудь уже тестил 18 версию????
  2. Да, уж, согласен warrior-2001, почему все так сконцентрировано в мск, 70% вакансий по ПЛИС в мск, ведь на периферии можно найти специалиста и за меньшие деньги и неменьшую квалификацию!!! А так есть необходимые знания, но при переезде в мск, за счет дороговизны жизни, теряется весь плюс в зп!
  3. Цитата(pvman @ Dec 29 2017, 23:21) Здравствуйте! В одно хорошее место в г.Белгороде требуется человек с опытом программирования fpga на постоянную работу. Если есть таковой, через личные сообщения дам контакты. Цена вопроса, требования?
  4. Цитата(SpaceMission @ Sep 28 2017, 17:01) Мы ориентируемся на приглашение сотрудников для работы в офисе. Для нас это предпочтительно ввиду известных сложностей коммуникации с удалёнными сотрудниками. Для сотрудника (инженера группы RTL разработки) это предпочтительней ввиду понятных перспектив карьерного роста до руководителя группы RTL разработки. Эффективно руководить группой разработчиков определённо сложно, работая удаленно. Тем не менее, если по истечению определённого срока мы не найдем подходящих кандидатов на позиции инженеров группы RTL разработки для работы в офисе, или останется часть вакансий наRTL-разработчиков, мы будем приглашать удаленных сотрудников на данную позицию. да, удаленка тоже интересна, если будете искать, готов посотрудничать
  5. Цитата(Yuri_v @ Sep 12 2017, 20:34) Если Вас интересует, присылайте резюме на почту. Будут детали. Все писать тут - нет смысла... Бросил в личку ссылку на резюме
  6. Цитата(Марик @ Sep 12 2017, 13:58) Резюме рассматриваем. Рабочее место Сколково В личку бросил ссылку на резюме
  7. Цитата(giorgos georgiadis @ Sep 12 2017, 02:27) Москва (м. Раменки, м. Юго-Западная) Ищу разработчика ПО для ПЛИС Altera. Обязанности • Разработка ПО для устройств на ПЛИС Altera (в составе точного измерительного оборудования). Тестирование, отладка. • Доработка существующих модулей ПО для работы с новым «хардом». Требования • Навыки разработки и отладки проектов в среде QUARTUS II. • Уверенное владение Verilog, Verilog HDL, знание протоколов PCI Express. • Знание схемотехники на начальном уровне. • Навыки работы с лабораторными приборами. • Английский язык в объеме, достаточном для чтения технических спецификаций. • Оконченное высшее техническое образование. Условия • Оформление в соответствии с ТК РФ. • Полный рабочий день, 5 дней в неделю. • Уютный проектный офис в приличном помещении. • Заработная плата обсуждается (в рынке и выше). Резюме, примеры ваших проектов и вопросы присылайте на g.georgiadis@inbox.ru. какая зарплатная вилка?
  8. Цитата(Марик @ May 28 2017, 01:40) Обязанности: Разработка архитектурных решений с применением ПЛИС Virtex/Kintex 7, а также МК, одноплатных компьютеров.Разработка высокоскоростных проектов на HDL (VHDL преимущество) под FPGA ф. Xilinx с применением IP ядер.Отладка разработанных программ для FPGA на высокоскоростных отладочных платах и кастомных (совместно со схемотехником).Постановка задач, контроль работы программистов (при выполнении роли руководителя), подготовка ТЗ. Требования: Подтверждаемый выполненными проектами опыт разработки высокоскоростных проектов (от 1 ГГц) под FPGA от 3 лет.Опыт работы с FPGA ф. Xilinx семейств Kintex-7, Virtex-7 (или подобных).Глубокие знания VHDL (Verilog), С, С++.Опыт создания проектов с поддержкой IP Cores: гигабитные трансиверы, Ethernet и другие.Навыки работы с измерительным лабораторным оборудованием: осциллограф, логический анализатор.Опыт отладки разработанных программ для FPGA на высокоскоростных отладочных платах.Знание английского языка на уровне чтение документации.Опыт разработки ТЗ, документации на разрабатываемое ПО.Навыки самостоятельного планирования рабочего дня/недели. Работа на конечный результат. Желательно: Опыт работы в средах проектирования Vivado, Xilinx ISE.Знание интерфейсов: USB, 10/100-Base-T, GbE, SFP, I2C, SPI, UART, DDR 3.Опыт работы с FPGA ф. Xilinx семейства Ultrascale+.Опыт работы с SoC Zync-7000.Опыт работы с высокоскоростными ЦАП, АЦП ф. Analog Devices.Опыт программирования MicroBlaze.Увлечённость своим делом, широкий кругозор в области информационных технологий, новых поколений ПЛИС, программировании.Опыт руководства коллективом более 3 человек.Умение донести простыми словами сложное и суть своей работы, аккуратность, пунктуальность, системный подход при выполнении задач. Условия: размер заработной платы назначается по результатам собеседования;полностью белая заработная плата выплачивается 2 раза в месяц на карту;оформление по ТК РФ (8-ми часовой рабочий день, 5 дней в неделю);интересные, высокотехнологичные проекты в области оптики и электроники;комфортные условия работы, современное рабочее место, карьерный рост, премии, б/лист, отпуск, согласованный с руководством "плавающий" график работы, комната отдыха, приготовления и приема пищи.доброжелательный, интеллигентный коллектив. Компания: Российский квантовый центр rqc.ru Уровень зарплаты обсуждаем. Примерная вилка: от 90 000 до 140 000 руб. gross Заинтересовавшихся просьба писать на m (тчк) epifanov (соб) rqc.ru З.Ы. В описании указан идеальный кандидат. Неполное соответствие по некоторым пунктам может не являться причиной отказа кандидату Если актуально, напишите в личку
  9. Уважаемые форумчане, кто-нибудь пробовал юзать OpenCL у Altera? Что вы делали с лицензией и что подсовывали?
  10. Цитата(Inanity @ Feb 11 2017, 13:25) А, собственно, зачем вам это? Если тампер бит не взведён, то ПЛИС спокойно будет принимать нешифрованный битстрим. Считать volatile ключ нельзя. В чём смысл заботиться о стирании? В конкретном случае запись в volatile память любого мусора будет эквивалентно стиранию. Если в ПЛИС уже содержится volatile ключ, то его перезаписать чем то невозможно и вылетаем ошибка, что там уже содержится volatile ключ
  11. Цитата(goodsoul @ Feb 7 2017, 13:07) Через JTAG можно, если Вы об этом. На практике не пробовал, но полагаю, что JTAG команда "KEY_CLR_VREG" должна сделать свое дело. Выполнить ее можно либо через внешнее JTAG-подключение, либо используя internal JTAG (чтобы внутренней логикой управлять JTAG'ом). Для internal jtag есть свой примитив (см. https://www.altera.com/en_US/pdfs/literature/an/an556.pdf) cyclonev_jtag <jtagblock_name> ( .clkdruser(), .corectl(), .runidleuser(), .shiftuser(), .tck(), .tckcore(), .tckutap(), .tdi(), .tdicore(), .tdiutap(), .tdo(), .tdocore(), .tdouser(), .tdoutap(), .tms(), .tmscore(), .tmsutap(), .updateuser(), .usr1user() ); а как вообще через это все работать, что-то нормальную документацию с подробным описанием не находил
  12. Подскажите пожалуйста, возможно ли стереть volatile ключ в Cyclone V, не снимая батерейки.
  13. Цитата(R6L-025 @ Nov 7 2016, 20:48) Есть у кого волшебные байтики Q16 Standard Edition под Linux? Можете на почту скинуть? Вообще есть какие либо рреимущества использования на linux
  14. Цитата(warrior-2001 @ Oct 26 2016, 07:55) альтеровский DS-5 кажется бесплатен. Нет? Официально на сайте 1000$
  15. Здравствуйте, господа форумчане, у меня шкурный интерес, кто-нибудь знает как крякается альтеровский DS-5?