Jump to content

    

Strob

Участник
  • Content Count

    114
  • Joined

  • Last visited

Community Reputation

0 Обычный

About Strob

  • Rank
    Частый гость
  1. Я прекрасно представляю множество асинхронных схем и без этого. К тому же ИЛИ в любом исполнении ИЛИ. Вы уже кажется сами запутались, что пытаетесь доказать и для чего. Или запутался я. Однако Ваши советы ТСу я считаю скорее вредными и лишь усложняющими все. То что я хотел сказать, я сказал. Если получилось непонятно, мне жаль.
  2. Не понял, когда это вопрос был про эмуляцию. Звучал только синтез в FPGA. Или Вы считаете что ТС-а интересует создание честного эмулятора, честного синтезатора и вообще среды разработки асинхронных КА под плис? Простой перенос, это реализация схемы "как есть" без внесения специфических для плис изменений в проект. И сделать таким образом рабочую схему однозначно намного сложнее, чем взять таблицы состояний и переходов автомата(или любые другие их аналоги), взять пример написания синхронного автомата из среды разработки и перенести таблицы на hdl. Добавить с помощью 10 щелчков мыши констрейн на тактовый сигнал и все.
  3. А еще в ПЛИС есть задержки распространения, которые больше чем задержки на элементах. Это куда веселее для асинхронной схемы. Например, просто как иллюстрация, мне пришлось делать многоотводные линии задержки на ПЛИС. Так вот, интересная особенность, младший бит цепи суммирования с ускоренным переносом, в ячейке плис, несмотря на схему, поступает на выход ячейки отнюдь не первым. И второй не вторым... И т.д. Я ничего не отрицал, но мы говорим о разных вещах. Если ТС хорошо знаком с ПЛИС, то у него есть множество вариантов, как сделать то, что он хочет. Если плохо, то у него есть только один вариант - познакомиться. По моему мнению не существует простого решения его задачи без погружения в специфику ПЛИС. Попытка простого переноса почти наверняка обречена на провал. Вы же утверждаете что варианты есть. Конечно есть. Но они в несколько раз сложнее аналогичного по функционалу синхронного решения
  4. По мне так разговор о том, что можно, но не стоит. Если автор готов изучать Verilog или, тем более, знает его, лучше реализовать тот же функционал в синхронном проекте. Если не готов, то вообще сложно что-то рекомендовать кроме схемного редактора. А там или есть rs триггер в библиотеке , или нет.
  5. Так можно и к аналоговым вычислителям вернуться. Мое личное субъективное мнение, подобные истории всплывают часто в разных сферах. Основаны они на том, что нынешний прогресс процентов на 90 завязан на прикладную науку. А людям тяготеющим к "фундаментальной" стороне места мало. Вот они и пытаются изобрести, иногда велосипед. А реальность такова, что даже 50% выигрыш через 20 лет разработки и обкатки технологий не может конкурировать с готовым решением "завтра". Тем более, что технология используемая сегодня, через 20 лет развития может и превзойти новаторство. Рывок возможен лишь если появится новое поле действия. Новый класс вычислительной техники например. Какие-нибудь квантовые или оптические схемы
  6. Для таких случаев есть fpga editor в ise. Можно контролировать все... Вообще все. Мне пришлось в нем плотно сидеть вручную рисуя hard macro. Очень "интересный" опыт. Крайне НЕ рекомендую...
  7. Если не использовать синхронные конструкции, то результат будет асинхронным. Другое дело, что verilog все же позволяет абстрагироваться от деталей реализации, сконцентрировавшись на описании поведения схемы. Т.е. при правильном описании, работа схемы не будет отличаться от эталона, вне зависимости от наличия тех или иных компонентов на кристалле.
  8. Но разве они передаются по младшему байту?
  9. А в чем смысл? Борьба за минимальные задержки? Или перенос старых схем на новое железо?
  10. Кажется там без разницы... Т.к... Из кода вообще следует что срабатывает по уровню. Много-много раз за 1 нажатие
  11. Вроде обычная полярная система координат. Сетка по обеим осям и график ослабления от угла... Не усложняйте. Attenuation = f(angle)
  12. Однажды коллега просил меня сделать выполнение двух действий строго одновременно. Речь шла о появлении сигнала на выходе двух параллельных очень разных ветвей обработки. В моем понимании, одновременность - это в один тактовый сигнал. Но зная, что коллега человек науки, я все же заставил его сказать, сколько в граммах это его строго. 5 микросекунд, лучше 1 мкс, услышал я ответ. Занавес. У Вас не подобный случай?
  13. Лучше другую. Из бесплатных можно посмотреть тут например Поторопился. Если схему, в смысле электрическую принципиальную, то да...
  14. Ну, не трансиверами едиными... Не все ж задачи только под гигагерцы и гигасэмплы. Мы макетируем с fmc150(adc dac). Да и в целом много мезанинных плат под fmc используем. Удобно. Но мысль я понял. Спасибо.