Jump to content

    

umarsohod

Участник
  • Content Count

    41
  • Joined

  • Last visited

Community Reputation

0 Обычный

About umarsohod

  • Rank
    Участник

Recent Profile Visitors

1761 profile views
  1. Исходники - https://marsohod.org/413-mbftdi-sources Там есть програмка для разбери, можно попробовать адаптировать.
  2. На CONF_DONE и NSTATUS и nCONFIG подтяжки обязательно. Удивительно , что у вас вообще стартует. Эти пины еще куда-то подключены?
  3. Flip-Fp0p - браво. Господа инженеры - учите Квартус, там есть все.
  4. Надо же было столько копьев сломать из за ерунды. DDIO в МАХ10 есть. Пример использования - https://marsohod.org/projects/proekty-dlya-platy-marsokhod3/307-max10-hdmi
  5. Поведение "altera_onchip_flash_block" очень похоже на поведение "ALT_UFM_NONE" для MaxII, почитайте на него документацию. Но я разбирался только с тем , что мне было нужно. Младший бит "ardin" действительно похож на вход сдвигового регистра адреса, но какой длинны этот регистр неизвестно . Я задвигаю 512 нулей "впрок".И данные действительно начинаются не сначала. К модулю есть параметр "ADDR_RANGE1_OFFSET(512)", но его изменить у меня не получилось.
  6. Я думаю, вы что-то неправильно пробуете. Почитайте внимательно ворнинги компилятора.
  7. Вам для какой цели это нужно? Если просто все подряд прочитать, можно так - https://github.com/marsohod4you/M02mini/blob/master/forth_j1/ufmr.v
  8. У нас пару раз была похожая проблема, но в чем причина не знаю. https://marsohod.org/forum/7-mbftdi/4783-mbftdi-i-signaltap-oshibka
  9. Если "sof" загружается нормально, то оборудование работает. Другой проект не пробовали?
  10. Когдато давно, соединял две CPLD сдедующим образом : передача одного бита происходила за 3 цикла, сначала "1" затем, собственно один бит данных, затем "0". На приемной стороне этот поток подавался на вход "D" триггера, а на клок этот-же поток, только задержанный на 1.5 цикла. Таким образом при тактовой в 200Мгц, скорость обмена была 66 мегабит. 10LP в "DDR" -режиме может работать на 800 Мгц, и таким способом можно получить скорость 260 мбит. Если на приемной стороне есть свободный PLL, то можно передавать 2 бита за 5 циклов и получить скорость 320 мбит.
  11. Нет энтера после endmodule , он синим должен быть.
  12. У них одинаковый DEVCE ID. А на счет таймингов, с3 из этой компании самый быстрый.
  13. На одну и ту-же плату ставим EP3C10E144C8N и EP4CE6E22C8N, все работает.(если помещается) С 10LP та-же история, я уже пробовал под него компилировать а зашивать в 3, то-же работает.
  14. Можно компилировать под 4 а заливать в 3, битстрим подходит. Но у 4 IO пинов чють меньше, некоторые пины использовать не получится.