Перейти к содержанию

Prog_Vladimir

Свой
  • Публикаций

    68
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о Prog_Vladimir

  • Звание
    Участник
  • День рождения 15.07.1988

Контакты

  • Сайт
    http://
  • ICQ
    0

Информация

  • Город
    Санкт-Петербург
  1. Цитата(DuHast @ Jan 25 2017, 22:07) Забавно, а в ChipPlanner'е этот не рабочий проект смотрели? Клок шел на трансивер? У Вас какой кристал? Могу на S-IV на своей плате попробовать. У меня клок и туда и туда, вроде, заведён. Кстати, почему бы вам так же не поступить? У меня С-IV, второй клок (который refclk0) хочу использовать под другие нужды и удобнее завести сторонний клок именно на refclk0. Если не сложно, проведите эксперимент, отпишитесь о результатах
  2. Цитата(krux @ Jan 24 2017, 20:42) проект соберите. так будет надёжнее. на практике встречались разные варианты допустимого/недопустимого, поэтому дополнительное движение RTL-дизайнера в данном случае лишним не будет. Проект собирается, Квартус не ругается. Но до десятой версии он разрешал и не нулевой трансивер использовать для PCIe, а на практике это не работало... Потом Альтеровцы это подправили, Квартус начал ругаться на такое подключение, но осадок, что если компилится, то не факт, что заработает - остался.
  3. Цитата(warrior-2001 @ Jan 24 2017, 17:24) А для тактирования разве не закреплен отдельный пин? Закреплен. Но их минимум 2 дифф пары (как и трансиверов). Вот и вопрос, если использую нулевой трансивер, а дифф клок - первый, будет ли все работать как надо?
  4. Требуется совет человека, использовавшего PCIe hardIP в Альтеровских ПЛИСах. Могу ли я завести нулевой лэйн PCIe на нулевой трансивер (это требование обязательно, я знаю) и при этом тактировать HardIP не от refclk0, а допустим, от refclk1 (завести pcie_refclk с мат платы на refclk1)? В альтеровских доках нигде ограничения не видел, по логике должно работать, но очень не хотелось бы промахнуться...
  5. PCI Express M.2

    Господа, день добрый! Может ли кто-нибудь поделиться следующей спецификацией - PCI Express M.2 Specification Revision 1.0 ? Очень нужна, но доступна для скачивания она только для членов PSI-SIG. Заранее спасибо.
  6. Проблема с мостом PCIe-to-PCI

    Цитата(gosu-art @ Sep 12 2012, 15:04) Не знаю как у этой микросхемы, но у PLX9054 когда отключаешь еепром - комп вообще не стартует. Т.к. при загрузке она оправляет команду на чтение и ждет "старт бит" начала вычитки (активный низкий). А чтоб загрузилась по умолчанию нужно вычитать FFки(пустая флэшка). Поскольку косячил я довольно часто то приходилось параллельно вешать пустую и переключатся между ними. Тогда вопрос - где взять "правильную начинку" для EEPROM? В мануале есть только - по какому адресу какие конфигурационные данные должны лежать. А вот самих значений нет. Хотя по плану у XIO2001 таких проблем быть не должно. Он определяет наличие/отсутствие флешки при помощи двух пулл-апов.
  7. Проблема с мостом PCIe-to-PCI

    Цитата(krux @ Sep 11 2012, 21:22) у меня были проблемы с негрузящимся биосом когда были некорректно прописаны BARы. Можете поискать материнку чтобы у неё POST-коды были расписаны в user manual'е и POST-карту, - будет хоть немного понятнее на каком этапе всё виснет. поковырял бегло даташит - eeprom нужно вешать правильно прошитый (либо не вешать совсем). в errata пишут про ASPM L0s - в eeprom соответственно запрет нужно. Спасибо за советы! Как раз поэкспериментировал с EEPROM - отцепил ее полностью - результат пока не меняется. Когда вручную создавал прошивку PCI - проблемы с BAR'ами не давали грузиться, да. Но тут же заказная микросхема, тем более я отключаю полностью сторону PCI. По логике, тут BAR'ы ни при чем.
  8. Проблема с мостом PCIe-to-PCI

    Доброго дня. Описание ситуации - была работающая плата с интерфейсом PCI (реализовали сами на MAX II).Прошло время и потребовался PCIe. Взяли мост XIO2001 от TI и доработали плату. Возникла проблема - BIOS ПК не хочет прогружаться со вставленной в слот платой. При этом, если подождать загрузки BIOS и затем воткнуть плату в слот - то Windows или Linux нормально видят все конфигурационное пространство моста( правда не видят, что за ним, но это вопрос следующий) и также нормально осуществляют чтение и запись всех конфигурационных регистров. Manual к мосту намекает, что если BIOS не грузится - проверяйте целостность сигналов (пока это сделать нечем, к сожалению). Но это не стыкуется с тем. что ОС нормально справляется с чтением и записью. Что подскажете, господа?
  9. XMC стандарт (PCIe)

    Добрый день! Для подключения PCIe в мезонин разъем существует спецификация XMC(VITA 42.3). Господа. кто подскажет, где можно достать сие творение? На оф. сайте она платная (чего и стоило ожидать). Hewlett Packard, чьи сервера, по-видимому, используют именно этот стандарт, тоже не желают делиться.
  10. Всем спасибо. Вопрос решен. Заодно и определенный ликбез получил
  11. Добрый день! Подскажите, какие светодиоды лучше использовать для индикации низкого напряжения (1.0-1.5 В) Они должны быть типоразмера 0805 и относительно распространены(чтобы не было проблем с доставкой). Спасибо.
  12. Цитата(Stewart Little @ Jun 25 2012, 18:40) Ну так, вестимо , какие пути - искать правильную фичу для TSE в лицензионный файл надо Эх, знать бы, где искать
  13. Доброго времени суток! Для реализации MAC-слоя Ethernet'а на CycloneIV GX использую мегафункцию Triple Speed Ethernet v.11.0. После компиляции получаю сообщение про то, что функция представлена в оценочном варианте OpenCore Plus. Кто сталкивался с подобным. подскажите - есть ли какие-нибудь пути обхода проблемы? Я имею ввиду без покупки лицензии на ядро. Ибо, как мне кажется, Альтера намекает мне именно на это
  14. Цитата(Boris_TS @ Jun 19 2012, 17:47) Без Bus Master'а Gigabit Ethernet реализовывать бессмысленно. У меня было как-то так: 1. приходящие пакеты начинают складываться в FIFO; 2. как только хоть 1 целый пакет принят - выставляется IRQ. 3. по IRQ самопальный NIC Driver настраивает Bus Master (куда и сколько лить данных). 4. после переливки части данных из FIFO - новое IRQ, и опять драйвер смотрит, что он может забрать из ОЗУ (машины) и куда Bus Master'у складировать новые пакеты. Вот как-то так оно и работало на вот этом монстрике: [attachment=69304:Bridge.JPG] Да, да, помимо Ethernet и USB Host'а, тут еще PATA и SATA... Так что о маразмах, говорю не понаслышке,.. а по собственному опыту + опыту коллег. P.S. я делал Ethernet часть, на которой удавалось передавать файлы (по ftp) со скоростями от 110 до 112 МБайт/с. То бишь Ethernet был гигабитным... Если не секрет, как получали 125 МГц для его работы?
  15. Цитата(Boris_TS @ Jun 19 2012, 10:40) С USB я не работал плотно, и что именно реализовано в MAX3421E быстро оценить не могу. «Ethernet(Marvell)» - как я понял у вас стоит Ethernet Phy (аля 88e1111). Если нет необходимости шифровать данные передаваемые по Ethernet/USB, то, как я и писал выше, проще (по совокупности трудозатрат) поставить 3 стандартные специализированные микросхемы. В противном случае, ваши программисты просто затрахаются реализовывать полноценные Ethernet драйвера, которые необходимо будет писать под каждую операционную систему,.. а потом еще и поддерживать. Поэтому, для Ethernet, я бы рекомендовал использовать Marvell Yukon (например 88E8057). А вот если необходимо извращать данные, то для Ethernet другого пути нет - полный самопал. Для USB устройств извращать данные на уровне PCI-E (или вырасщенного на его основе в ПЛИС OHCI), на мой взгляд, - бессмысленно; ибо в общем случае, топология USB устройства - весьма сильно варьируется. P.S. Кстати, даже если Вы решитесь создать своё самопальное устройство, то вам всё равно потребуется как-то сделать так, чтобы с ним работало сразу 2 разных драйвера: USB Host и Ethernet NIC. Обычно для этого требуется создать 2 "устройства", т.е. вырастить 2 конфигурационных пространства на PCI... можно, конечно, и сваять это всё програмно (драйвер обманка, из которого "растут" USB Host и Ethernet NIC драйвера), но это чреватый и очень мутный путь, хотя тоже - вполне реализуемый. Спасибо. Ситуация определенно проясняется для меня, что само по себе радует. Вот теперь, на основании вышесказанного, задался вопросом - может ли плата с Ethernet'ом работать slave'ом на PCIe шине? То бишь драйвер должен постоянно опрашивать эту плату или же она сама по приходу пакета в режиме мастера должна инициировать транзакции на шине?