-
Постов
742 -
Зарегистрирован
-
Посещение
Одно обновление статуса
Смотреть все обновления от Neznayka
-
Добрый день,
Вы вроде бы понимаете в софте AWR?
Не могли бы вы глянуть проект ? Что не правильно делаю ?
Проблема в том что что при анализе ЕМ в AXIEM переходные VIA не хотят анализироваться и выдают ошибку.. т.е. анализ структуры останавливается вываливая предупреждения..
Не могу понять что не так... с этими VIA... 5 штук в проекте...
С ув.Олег.
-
Здравствуйте, Олег.
Извините, что так поздно отвечаю. Только сейчас увидел ваше сообщение.
Проблем с моделированием VIA я не увидел. Они вполне корректно моделируются.
Проблемы возникают со схемой Schematic 1 при ее экстракции в AXIEM.
В блоке EXTRACT вы не указали нужный стек, также был сделан ряд ошибок, связанный с автоматической генерацией портов и их расположением на элементах структуры.
После исправления всех указанный ошибок проект рассчитывается без проблем.
Прикладываю архив с откорректированным проектом.
-