Iouri

http://electronix.ru/forum/index.php?showt...0style&st=0

11. чтобы выбирать во время отладки Passive Serial Configuration или JTAG если захотитите использовать Cypress потом можжно убрать, но лучше оставить decoupling caps: конденсаторы по питанию: учитите английский, читайте первоисточники stackup структра печатной платы толщина слоев меди и диалектрика итд: учитите английский, читайте первоисточники Hyperilinx посмотрите раздел форума Mentor Graphics PCB How to...

1. для призводства иногда надо отключать генератор чтобы не резать PCB подается "0" на 1 ногу генератора 2 max current для транзистора между землей и пином обычно в 10 раз больше чем VCC и пином 7. разделение земель очень тонкий вопрос. если чесно я стараюсь бусины или 0 OHM никогда не использовать, далее если плата 6+слоев и правельно сделаны decoupling caps, и stackup то в вашем случае земли я бы не разделял вобще так как у вас очень маленькая аналоговая часть, токая дорожка под CODEC создает индуктивность в результвте нарушается распределеная емкость между VCC and GND слоями, что может привести к увеличению EMI/EMC сам нескоько раз сталкивался 11. вы делаете поделку или промышленый образец зачем вашим покупателям платить по $60 за USB Blaster и устанавливать Quartus продумывайте устройство заранее, если хотитие blaster то поставьте перемычки на MSEL pins и header на JTAG 12 поделка или пром образец??? 18. посмотрите на местном FTP. Huperlinx нужен обязательно потратьте 1 день сейчас но сэкономьте недели отладки, потом вам начальство будет парить мозги если что то не работает удачи!!!! P.S. Stack up уже прдумали? какая минимальная толщиа дорожки?

1. поставьте резистор между 1 ногой осциляторов и VCC33 2. LED лучше развенуть завеси аноды на VCC33 3. лучше исполбзовать отдельные резисторы для LED так в зависемости от их цвета яркость будет разная и придеться подбирать сопративления 4. DD8 pin 8 добаьте кодер 0.1uF 5 p2,3,4,5 DD8 добаьте послдовательны резисторы 22OHM 6. заведите все сигналы LCD на FPGA 7. уберите L7 и соедините земли дорожкой под CODEC 8. Flash Dq, FLASH DQ8 используйте другие пины используйте PLL по назночению 9. SDRAM DQ13, SDRAM 14 тоже самое см [8] 10 SDRAM _CLK должен идти с PLL 11. для загрузи FPGA и передачи даных посмотрите в сторону Cypress CY7C68013 12. R6, R7, R8... 12K, R12 10K почему? старайтесь использовать меньше разных резисторов 10K тоже подойдет 13. питание PLL нужно использовать отдельный фильтр для каждой PLL. так же советую испоьзовать LDO дляPLL и SMPS для core 14. Decoupling caps количество смотрите по плате т.к. кодесатор предназначеный для FPGA стоящий на растояни 3см бесполезен 15. Decoupling caps for SDRAM на микроне есть app. notes помотрите 16. последовательные резисторы на SDRAM не уверен что нужны, смоделируйте плату в Hyperlinx 17. исочники питания Linear Tech относительно дорогие посмотрите в сторону Sipex/Exar, также не оставляйте висящих пинов подтяните их через резистор куда надо в крайнем случае просто уберете резистор 18. используйте Mentor Graphics Pads или Expedition удачи

для SDRAM желательно задать констрайны, сам несколько раз натыкался на грабли, потому советую почитать про Timequest и *.SDC format а насчет DDR не советую, DDRAM II дешевле, и быстрее, megawizard есть PHY для нее, единствено State Machine немного сложнее чем для SDRAM.

SDRAM не использует выделеных пинов кроме выхода с PLL поэтому цепляйте как хотитите, я обычно стараюсь делать так, чтобы разводка платы получалось проще, потом задавая входные выходные констрайны компенсирую длины дорожек. а почему не хотитите попробовать Cyclone III + DDRAM II?

happy Birthday!!!!

зазоры вроде нормальные, нашнл вроде способ обхода проблемы: выделяем все пины, которые должны быть подключены к полигону правый клик properties и чекаем plane thermal, заткм запускаем pour manager криво, но работает, если кто посоветует более изящный метод буду очень благодарен

именно так и делаю в layer definition устанавливаю plane type split mix, затем tool -> pour manager заливаю, там где есть земляные дорожки полигон закрывает дорожку, но соединение с земляными пинами не делает:( непонимаю:(

А почему не сделать два компанента с разными именами? В случае с 4 пинами вам все равно необходимо подключить все 4 пина на схеме чтобы нетлист был коректным. Кроме того в случае с 4 пинами я создаю уникальный компонент для проекта, так как подложка не всегда земля, соотвественно в зависемости от тока потребленя может потребоваться различные размеры, для подложки на D2pak, DPAK, TO 220 and etc...

гопода, делаю заливку на плате назначаю сигнал заливки (земля), но PADS2007 Layout отказывается делать соединения с компанентами. Если не трудно подскажите в чем может быть проблема спасибо

всех с прошедшем праздником!!!! to Artem_I: это видео снято в Томске?

to Stanislav: Вот имено это я ищу детальное математическое описание алгоритма, что бы разобраться, но к сожелению ничего не могу найти стоящего. Если у вас есть линки по теме поделитесь пожалуйста. Спасибо

Господа, посмотрел ITA действтельно там сказано, что размер буфера 1sec. К сожелению я не нашел достаточно информации касающейся непосрестено реализации алгоритма. Не могли вы посоветовать литературу, линки где непосредственно описан математический апарат алгоритма. заранее благодарен

спасибо!!!

sg.bmpгоспода, необходимо сделать decal как в приатаченом файле. Задаю пады, рисую контуры площадки, через кнопку copper из "Decal Editor Drafting toolbar", но когда начинаю разводить то PADS Layout начинает материться что у меня не выполняется соблюдение зазоров. Можно конечно это сделать непосредстенно через coupper poor option в layout, но мне не сильно хочется рисовть 32 раза одно и тоже. Подскажите как это сделать правельно. спасибо

все зависит от того какой speed grade у вашей SRAM. set_input_delay/set_output_delay эти команды связаны с конкретым клоком в вашем случае поскольку интрфейс ASYNC нужно будет немножко поэксперементировать с зтим величинами. так же не забудьте обявить клок в SDC-file и указывать min/max задержки для in and out удачи

смотрю в сторону FLAC и ADPCM, если можно скиньте информацию по TTA, а что то не могу найти. Еще раз всем огромное спасибо

господа, Стоит задача взять данные с 8 аудиокодеков 16bit 48KHZ sampling rate сжать без потерь и передать, на другом конце принять и разжать. Требования: 1. Compression/Decomression должно быть сделано на FPGA 2. Максимальная задержка 1mS 3. Среда передачи Ethernet Подскажите какой алгоритм лучше использвать, что почитать по теме и все замечания предложения с удовольствием выслушаю спасибо всем откликнувшимся всем приятных выходных

вот может помочь Layer stack up 1. Siganl 2. 1.2V 3. Siganal 4. GND 5. 3.3V 6. Signal 7. GND 8. Signal

посмотрите закрома там есть. посмотрите раздел проектирование печатных плат, посмотрите www.mentor.com

начните с того что промделируйте схему в hyperlinx почитайте appnotes на www.micron.com и www.elpida.com, для BGA484 1mm минимум надо 8 слоев плату, когда будете разводить SDRAM стпрйтесь чтобы дорожки были примерно одинаковы по длине, когда разведете промоделируйте еще раз. далее обязательно задайте задержи (set_input_delay_max/min, set_output_delay_min/max) в *.SDC файле. DDR не советую смотрите всторону DDR2 но учтите что вам потребуется два банка от FPGA чтобы управлять DDR так как DDR использут выделенве пины для шины данных, и на банке есть лимит сколько можно использовать пинов. удачи

23 марта католическая пасха, значит пятница выходной!!!!!

посмотрите еще питание есть ли помехи и вот генератор на 1.8V http://www.abracon.com/Oscillators/ASA.pdf

все равно непонятно возмите генератор который выдает 1.8V и используйте internal PLL зачем так извращаться