Jump to content

    

prostoRoman

Участник
  • Content Count

    66
  • Joined

  • Last visited

Community Reputation

0 Обычный

About prostoRoman

  • Rank
    Участник

Контакты

  • Сайт
    http://
  • ICQ
    474036209

Recent Profile Visitors

714 profile views
  1. Да, у нас же колхозники микросхемы разрабатывают... Схемы защиты в м/с бывают существенно сложнее, чем два диода. Позвоните в Воронеж и спросите по телефону. Это будет самый надёжный и быстрый вариант. Моё ИМХО, что не толерантны к 5 В точно, скорее всего и к 3.3 В не толерантны.
  2. Отнюдь. Я знаю не больше, чем написано в соответствующей ветке на их форуме http://forum.milandr.ru/viewtopic.php?f=48&t=3540 UPD: Не успели Вы спросить тут, как вам ответили там =) http://forum.milandr.ru/viewtopic.php?p=24951#p24951 Ранее предполагался "132 выводной металлокерамический корпус 4229.132-3 ТСКЯ.431433.015" как у ВЕ1 и ВЕ91. Ещё у них на сайте можно поискать презентации с ЭкспоЭлектроники и РАДЭЛа разных лет - там были ещё какие-то крохи информации.
  3. Не знаю что такое МХ, но тот 108-ногий корпус не исльно меньше, если вообще меньше, чем 144-ногий у 5578ТС084, а по функционалу там вообще 2 десятилетия разницы (циклон-3 против ПЛМ на перемычках).
  4. Верно. Интересовали рекомендации и нюансы. По метастабильности: так понимаю, если длительность действия сигнала сброса (кстати, всегда нормируется и она всегда относительно большая) достаточна, для перевода всех комбинаторных схем в стабильное состояние, то метастабильности "внутри синхронной схемы" не возникнет и следующий тактовый фронт (клоки же не маскируются судя по схеме) переведёт схему в следующее, после сброса, состояние. А все внешние сигналы и так синхронизируются отдельно силами программиста.
  5. Вы не внимательно читали. Имелось в виду другое - синхронизация тактового сигнала с задним фронтом сигнала сброса DEV_CLRn (чтобы выполнялась времянка и не было метастабильности).
  6. Тактовый, как я понимаю, архитектурно правильно заводить на CLOCKx, имеющий спец.разводку по кристаллу. Тогда как его синхронизировать? Если нет двух последовательных триггеров на входе этого сигнала, тогда опять проблема))
  7. Да смотрю dsf10k.pdf - и по-всему получается, что есть некий "Chip-Wide Reset", который асинхронно сбрасывает (или устанавливает, есть и такая опция) триггеры (с выводными - чуть сложнее). А вот как и когда формируется этот "Chip-Wide Reset" - не найду пока))
  8. Я не спорю с синхронизацией) Меня лишь интересовало как использовать те или иные специальные возможности. Для этого нужно знать как они работают, желательно знать и возможные подводные камни. На примере того же DEV_CLRn: если он чисто аппаратный и без вариантов сбрасывает триггеры (из описания вроде так), тогда 1. никакого дополнительного учёта ф-ции сброса в коде не требуется by design; 2. остаётся (?) проблема метастабильности. Если DEV_CLRn использовать как Вы привели пример, то в чём тогда физический смысл отдельной функции DEV_CLRn? Это ещё один глобальный вход, использование которого нужно описывать в коде (что противоречит докам)?
  9. 1. По коду: за счёт неблокирующего присваивания сигнал сброса снимется лишь на втором posedge clk_dst? (смущает коммент else // if !rst_dst) 2. По сути: получается для борьбы с метастабильностью нужно в каждом тактовом домене пробросить сигнал DEV_CLRn через синхронизатор, при этом смысл выделенного входа теряется (подойдёт любой другой), правильно понимаю?
  10. Так он жёстко подаётся на сброс (и триггер сбрасывается не зависимо ни от чего) или это всё же нужно разрешить (HDL'ом) для каждого триггера индивидуально?
  11. Здравствуйте, коллеги! Может осеннее настроение натолкнуло на такую мысль, но всё же) У всех у нас есть некий багаж знаний, которые мы накопили или из чужого опыта, либо из своего собственного. Это знание и/или понимание неких "фишичек", ньюансиков, мелких деталек. И это именно то знание, которое отличает новичка от гуру своего дела. Теперь конкретно, как для новичка, на примере ХС1: какие есть рекомендации, особенности по использованию специализированных выводов и выводов со спец.функциями? Какие привелегии имеют выделенные входы INPUTx над остальными I/O? Как их лучше использовать (reset, enable всякие, тактовые)? И почему? Или сбросом by-design является опциональная ф-ция I/O152 DEV_CLRn? Триггеры сбрасывает, а блоки памяти? И в ногах тоже? И direction-триггеры тоже? То же касательно I/O153 DEV_OE. Приоритет, наверное, высший. Но почему это не доп.ф-ция одного из INPUT'ов (было бы логичнее, наверно)? Чем выделенная доп.ф-ция лучше, чем тот же функционал, заложенный в прошивку? Такие вот детали) Спасибо! ПС: Я думаю концептуально такие фишки есть не только в этом семействе ПЛИС и не только у этого производителя ПЛИС (Альтеру имею в виду, но у воронежцев могут быть свои скелеты в шкафу))). UPD: как эти спец. возможности учитываются при разработке (т.е. галочку поставить это одно, а как тот же DEV_CLRn проходит в триггры?) и описываются в HDL? =)
  12. Думаю это вопрос времени и набитых шишек. Может перейдут на керамику - исходя из отзывов. А так кристалл-аналог циклона-3 у них есть, а там уже без БГА совсем туго. Возможно потому решили потренироваться на флексе, чтобы с меньшими проблемами перейти на аналоге EP3C55 (5578тс06) на БГА.
  13. Спасибо Вам и Павлу Юрьевичу! Нужно уточнить, но впечатление такое (видна печать МНИИРИП), что уже можно закладывать в разработки.
  14. из 60 мм минус 10 мм на разъём (СНО-58) и в оставшийся сантиметр с двух сторон от м/с удалось втиснуть мелкую керамику. Так что место осталось, да что толку?