Jump to content

    

EvilWrecker

Свой
  • Content Count

    3006
  • Joined

  • Last visited

Everything posted by EvilWrecker


  1. Все верно, да- как и приведенное число. Но преобразование мод никуда не денется- и даже наоборот, хотя бы со стартом с относительно длинных(и не очень) сплитов DP в SE, не говоря о high speed via structures. В конце концов, и неверное расположение возвратных виа легко переводит процесс на эту тему.
  2. А, так тут борьба идет за точный нейминг Но подождите, пускай там хоть ни одна из 4х линий вообще никогда не работает(чисто шутки ради представим)- вы скажите, сколько нужно земли залить по бокам(включая "протяженность"/"степень покрытия" всей линии как таковой) чтобы это точно работало как GCPW? Чтобы проще было ответить хотя бы на этот вопрос(а может и нет) картинка с обведенными проводниками.
  3. Понимаю вполне отчетливо, как и разницу между симметричным и ассиметричным вариантами- но девайте вернемся к чудо откровениям Почему же, расположение пинов как раз и определяет реалии дизайна с фото- по даташиту видно, что пины с 1-го по 4-й это RFIN, соответственно подразумевая борьбу с crosstalk возможно либо увеличивать спейсинг между соответствующими линиями, либо ставить guard trace как и сделано на фото. Если бы же пины шли в следующем порядке: - GND - RFIN0 - GND - RFIN1 - GND -... то безусловно с вероятностью близкой к 100% был бы CPW. Ну и главное + Вы в явном виде описываете причину почему тут пытались слепить именно guard trace, а не CPW
  4. Да нет же- тут я как раз прав, и опять и снова А вы это как определили? Отбросим шаг виа, ширину траски земляной- меня интересует как было определено, что влияние виа незначительно. Это очень важный вопрос, правильный ответ на который в т.ч. даст ясность насколько хорошо участок на фото "работает" как CPW Конечно не буду согласен- при наличии желания можно сделать нормальный спейсинг между линиями без guard trace и без CPW, что становится самоочевидным если посмотреть в даташите TQP9059 на первые 4 пина
  5. Если вопрос про диффпары, то тут в чистом виде CPW, только дифференциальный- зазорного ничего нет. Такое имеет место быть и для PCIe, например у самсунга- на тех же самых ссд, и опять же вполне легально. Что касается тестпоинтов, вскрытие как бы так сказать, "прямоугольным островком", это прием который используется везде где только можно его воткнуть, включая ддр(гляньте к примеру референсы квалкома на SoC роутеров). Наличие припоя? Не озаботились тем, чтобы исключить из слоя пасты участок, других версий нет. Да нет, ширина полосы это совсем не тот критерий в данном случае
  6. Это с чего бы оно притянуто мной? Здесь налицо любовь китайских дезигнеров к этой приблуде- там очень многие поражены этой болезнью, начиная от Silicon Motion и ни с чем ее спутать нельзя. Дело в чем: Если отбросить остатки здравого смысла, и попробовать рассматривать guard trace как часть CPW, то для обеспечения постоянства импеданса нужна uniform transmission line, т.е. постоянство геометрии cross section на протяжении всей линии- но даже на таком старте на приведенном фото нет ничего и близко. ПС Много на себя берете
  7. НетGuard trace это guard trace, а coplanar waveguide это coplanar waveguide- что касается ссылки на блог Симоновича, то он говорит о тех же вещах что и статья приведенной раньше в моем прошлом посте: это прием чисто для снижения crosstalk, о чем свидетельствует также контент материала где почти все крутится вокруг NEXT/FEXT. Некоторых может смутить фраза: Ну так это надо значение слова просто понимать
  8. Никаких копланарных линий тут нет и не может быть в контексте guard trace, тем боле с такой геометрией- сам такой прием делается исключительно чтобы попробовать уменьшить кростолк и не более
  9. Это похоже на давнюю любовь дезигнеров из тех мест к т.н. guard trace- грубо говоря, траска земляная между парой целевых, с виа на землю через определенный шаг. В тех местах делается правильно сильно реже чем это кажется на первый взгляд
  10. С первым тезисом спорить невозможно т.к uniform transmission line это само собой разумеющееся условие(тем более для SERDES), а вот со вторым все не так просто- самоочевидный пример: соединение двух микросхем, одна по даташиту просит 100, другая 85, что выбрать? Кроме того, 99%(не меньше) кто доходит до моделирования канала и в частности BOR/Via Structure смотрят сугубо (далее цитирую) "S11 и S21, это ж самое важное". Если задать им вопрос в духе "а какой именно вы S21 смотрите", в лучшем случае будет ступор или мутные отмазки, аля "ну мы ж это прочитали в рекомендация интола и пр". В вопросе речь идет про, как минимум, Sdc21 и Scd21, т.е. преобразование мод, в то время как "дезигнеры" оперируют сугубо Sdd21(differential response for differential stimulus)- а ведь mode conversion немаловажный момент в контексте виа, фанаутов, подводов к падам.
  11. Бессмысленная и бесполезная эзотерика- не нужны никакие кольца, полигоны и пр. Все что требуется- земляное виа на каждый пин с кратчайшим расстоянием до полигона.
  12. Если речь идет об этом То тут отступ от виа это далеко не единственная проблема- фабрика сама по себе говенная.
  13. Для серьезных заводов отступ менее 0.2мм не является необычным, но JLC от них очень далеко.
  14. Сделать то 0.4мм можно, но ведь в разных дизайнах разные требования по annular ring. Тем не менее в чисто геометрическом смысле конкретно для 0.2/0.4мм виа выигрыша по месту безусловно не будет, здесь спорить невозможно.
  15. Не понял арифметику-если выставить зазор до отверстия без площадки 0.2, то даже для 0.2/0.45 виа выигрыш очевиден.
  16. Под корпусом ни в каком. Без вырезов на внутренних слоях, без магических защитных колец, без накруток земляных трасс вокруг кварца как на вашей картинке из первого поста, без эзотерических соединений в одной точке/одним виа/одним падом и т.д и т.п.
  17. Если речь идет про зазор от меди до виа с удаленным неиспользуемым падом то это 0.2мм, а 0.25мм максимальный потолок выше которого идти нет смысла- это признак плохого завода.
  18. Смотря на термалы в переходных, максимально идиотскую разводку питания и особенно декапов, избыточное подключение к земле там где не надо и отсутствующее там где надо, а также многое другое однозначно можно сказать что вас не обманули- проект образцовый, без "но" и "а если". Образец высокого образования и более лутшего проектирования
  19. В большинстве случаев чтобы запарить лицам повыше для получения миграционной визы в западные валиноры- особенно это популярно через всякие IEEE. Что касается реалий, то качество земли в первую очередь определяется тем насколько низкий импеданс соединения к ней и ее самой как структуры(т.е. дорожка Vs полигон). Максимум о чем можно говорить, это случай когда начинается бред на уровне схемотехнического дизайна и закладываются кварцы в гигантских корпусах под платы с супер тонкими диэлектриками, и ставится все это на адских размеров футпринты- падами вполне наберется никому не нужная емкость. Но это должно лечиться не резкой по земле Безусловно можно представить вариант где серьезные броски тока давали бы о себе знать- но это не реалии вашей платы.
  20. А на чем основывается рекомендация? Удаляю неиспользуемые пады во всех дизайнах всегда и везде- выигрыш всегда колоссальный Никаких резок по земле для кварцев/резонаторов и пр. не требуется. Она никому ничего не должна кроме как иметь минимальной длины низкоиндуктивное включение к земляному плейну, без подворотов и ответвлений.
  21. Делал импорт схемы альтиума в капчур, все заимпортировалось с одним "но"- пины стоят не по сетке, при попытке их сдвинуть они как бы исчезают на время удержания курсором, а потом возвращаются на свое место? Есть ли простой способ выровнять пины?
  22. Случаем не зумируете во время сдвига зажатым колесом мыши?
  23. Напомните пожалуйста, как в Design Entry на уровне библиотеки(.OLB) найти duplicated pin numbers(не имена) быстро и без заморочек?