Jump to content

    

EvilWrecker

Свой
  • Content Count

    2991
  • Joined

  • Last visited

Everything posted by EvilWrecker


  1. Что-то слишком большой антипад- на TDR при горке вверх есть ли горка вниз? Если только вверх то с вырезом перебор 100%. Здесь ситуация следующая: - тиардроп как и любоая нашлепка меди просто увеличивает емкость - выступ же позволяет проводить легальны махинации с горбами на TDR, т.е. когда емкость еще не забороли, а индуктивность уже дает о себе знать(с отклонениями естессно больше чем на картинке) тогда "локально" можно эту самую индуктивность прибрать сделав выступ. Говоря иначе, нельзя выступ заменить тиардропом, что касается технологичность то очень часто его польза сильно переоценена Это способ который в общем-то относится к диффпарам, когда DP условно стало SE.
  2. Теперь понятно -а отличить потом влияние фанаута и антипада от остального сможете? А есть в более крупном масштабе? Какой размер отверстия/пада, антипада и трассы
  3. Обмер кабеля? Ничего не понял, можно подробнее и что там отыгрывают выступы? Что касается графиков- вы можете показать саму геометрии антипада с трассами, в изометрии? Метод прост донельзя- грубо говоря, считается пад с учетом только земляных плейнов, на других слоях условно нет меди и начинаете подгонять антипад. Когда числа получены хорошие, делаете уже антипад на других слоях и смотрите с какого расстояния начнется влияние на ранее полученные результаты, далее выбираете нужный запас и в общем-то все
  4. И заметно разницу с и без выступа? Я таких случаев для 10гбит еще не встречал А есть пример? Самый дубовый из стартовых примеров- есть поверье, что на полигонах питания надо резать антипады не просто сильно, а с числами типа 2мм(причем в произвольном дизайне), что конечно же неправда ни разу. Зато можно сделать антипад таким как надо- не раздутым и не слишком малым, практически прозрачным- что хорошо как с точки зрения маржи по отклонению импеденса как такового, так и занимаемого места на плате, тем более если это непосредственно около разъемов или около/под бга.
  5. В ViaDesigner от ADS хоть и нет этого, но далее это все при наличии желания можно сделать в Layout. Но мне интересно- вы для каких скоростей считаете это? Почему в принципе?Не какие-то, а самые что ни на есть важнейшие. Параметрическая модель всего канала модель это сугубо задача для general purpose EM suite, и если задача не преувеличена то готовьте хороший компьютер(рабочую станцию/минисервер). Касаемо самих решений: в том же HFSS можно сделать параметрическую модель всего сразу- антипады(разных на разных слоях), футпринт, геометрию AC coupling capacitor и т.д. Но есть ли у вас задачи которые этого требуют? Я бы сказал главная ценность это pre-layout model линка, с equation based линими передач- оценить бюджет на затухание, поиграться с эквализацией. Разработка футпринта с учетом всего что происходит в fanout/breakout region это задача как раз на EM моделирование сугубо на своей стороне с реальной моделью разъема- и тут как раз важно получить модель такого качества, а не слитый в одно тело кирпич.
  6. Да судя по всему неспособны- как впрочем и на гораздо более приземленные вещи. Что касается Я на форуме никогда никому не угрожал и начинать не планирую, но не могу не отметить тот факт, что все особо смелые интернет бойки всегда плохо заканчивают, вне зависимости от места проживания- даже если это славный город Воронеж.
  7. Ну то есть вы неспособны ни за слова свои ответить, ни за свою позицию? ПС. На "ты" не торопитесь переходить, для вас нет ни перспектив, ни бенефитов.
  8. Это с чего такой бред? Вот это что такое?
  9. Ясно Больше вопросов к вам не имею, клиническая картина ясна
  10. Все верно, да- как и приведенное число. Но преобразование мод никуда не денется- и даже наоборот, хотя бы со стартом с относительно длинных(и не очень) сплитов DP в SE, не говоря о high speed via structures. В конце концов, и неверное расположение возвратных виа легко переводит процесс на эту тему.
  11. А, так тут борьба идет за точный нейминг Но подождите, пускай там хоть ни одна из 4х линий вообще никогда не работает(чисто шутки ради представим)- вы скажите, сколько нужно земли залить по бокам(включая "протяженность"/"степень покрытия" всей линии как таковой) чтобы это точно работало как GCPW? Чтобы проще было ответить хотя бы на этот вопрос(а может и нет) картинка с обведенными проводниками.
  12. Понимаю вполне отчетливо, как и разницу между симметричным и ассиметричным вариантами- но девайте вернемся к чудо откровениям Почему же, расположение пинов как раз и определяет реалии дизайна с фото- по даташиту видно, что пины с 1-го по 4-й это RFIN, соответственно подразумевая борьбу с crosstalk возможно либо увеличивать спейсинг между соответствующими линиями, либо ставить guard trace как и сделано на фото. Если бы же пины шли в следующем порядке: - GND - RFIN0 - GND - RFIN1 - GND -... то безусловно с вероятностью близкой к 100% был бы CPW. Ну и главное + Вы в явном виде описываете причину почему тут пытались слепить именно guard trace, а не CPW
  13. Да нет же- тут я как раз прав, и опять и снова А вы это как определили? Отбросим шаг виа, ширину траски земляной- меня интересует как было определено, что влияние виа незначительно. Это очень важный вопрос, правильный ответ на который в т.ч. даст ясность насколько хорошо участок на фото "работает" как CPW Конечно не буду согласен- при наличии желания можно сделать нормальный спейсинг между линиями без guard trace и без CPW, что становится самоочевидным если посмотреть в даташите TQP9059 на первые 4 пина
  14. Если вопрос про диффпары, то тут в чистом виде CPW, только дифференциальный- зазорного ничего нет. Такое имеет место быть и для PCIe, например у самсунга- на тех же самых ссд, и опять же вполне легально. Что касается тестпоинтов, вскрытие как бы так сказать, "прямоугольным островком", это прием который используется везде где только можно его воткнуть, включая ддр(гляньте к примеру референсы квалкома на SoC роутеров). Наличие припоя? Не озаботились тем, чтобы исключить из слоя пасты участок, других версий нет. Да нет, ширина полосы это совсем не тот критерий в данном случае
  15. Это с чего бы оно притянуто мной? Здесь налицо любовь китайских дезигнеров к этой приблуде- там очень многие поражены этой болезнью, начиная от Silicon Motion и ни с чем ее спутать нельзя. Дело в чем: Если отбросить остатки здравого смысла, и попробовать рассматривать guard trace как часть CPW, то для обеспечения постоянства импеданса нужна uniform transmission line, т.е. постоянство геометрии cross section на протяжении всей линии- но даже на таком старте на приведенном фото нет ничего и близко. ПС Много на себя берете
  16. НетGuard trace это guard trace, а coplanar waveguide это coplanar waveguide- что касается ссылки на блог Симоновича, то он говорит о тех же вещах что и статья приведенной раньше в моем прошлом посте: это прием чисто для снижения crosstalk, о чем свидетельствует также контент материала где почти все крутится вокруг NEXT/FEXT. Некоторых может смутить фраза: Ну так это надо значение слова просто понимать
  17. Никаких копланарных линий тут нет и не может быть в контексте guard trace, тем боле с такой геометрией- сам такой прием делается исключительно чтобы попробовать уменьшить кростолк и не более
  18. Это похоже на давнюю любовь дезигнеров из тех мест к т.н. guard trace- грубо говоря, траска земляная между парой целевых, с виа на землю через определенный шаг. В тех местах делается правильно сильно реже чем это кажется на первый взгляд
  19. С первым тезисом спорить невозможно т.к uniform transmission line это само собой разумеющееся условие(тем более для SERDES), а вот со вторым все не так просто- самоочевидный пример: соединение двух микросхем, одна по даташиту просит 100, другая 85, что выбрать? Кроме того, 99%(не меньше) кто доходит до моделирования канала и в частности BOR/Via Structure смотрят сугубо (далее цитирую) "S11 и S21, это ж самое важное". Если задать им вопрос в духе "а какой именно вы S21 смотрите", в лучшем случае будет ступор или мутные отмазки, аля "ну мы ж это прочитали в рекомендация интола и пр". В вопросе речь идет про, как минимум, Sdc21 и Scd21, т.е. преобразование мод, в то время как "дезигнеры" оперируют сугубо Sdd21(differential response for differential stimulus)- а ведь mode conversion немаловажный момент в контексте виа, фанаутов, подводов к падам.
  20. Бессмысленная и бесполезная эзотерика- не нужны никакие кольца, полигоны и пр. Все что требуется- земляное виа на каждый пин с кратчайшим расстоянием до полигона.
  21. Если речь идет об этом То тут отступ от виа это далеко не единственная проблема- фабрика сама по себе говенная.
  22. Для серьезных заводов отступ менее 0.2мм не является необычным, но JLC от них очень далеко.
  23. Сделать то 0.4мм можно, но ведь в разных дизайнах разные требования по annular ring. Тем не менее в чисто геометрическом смысле конкретно для 0.2/0.4мм виа выигрыша по месту безусловно не будет, здесь спорить невозможно.
  24. Не понял арифметику-если выставить зазор до отверстия без площадки 0.2, то даже для 0.2/0.45 виа выигрыш очевиден.