Перейти к содержанию

    

Skandalli

Свой
  • Публикаций

    124
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о Skandalli

  • Звание
    Частый гость
  • День рождения 07.12.1988

Контакты

  • Сайт
    http://
  • ICQ
    0

Информация

  • Город
    Москва, Зеленоград
  1. 2018 Вопросы начинающих

    У вас же большой формат листа, потому и ползунки, нет ?
  2. 2018 Вопросы начинающих

    А в чем именно он проявляется? Я серьезно спрашиваю, мне интересно понять и устранить.
  3. 2018 Вопросы начинающих

    Ну чисто визуально все ок, а как еще можно отследить? Какие есть способы?
  4. 2018 Вопросы начинающих

    Но почему он единственный? Если он начинается на выводе микросхемы DD на левой части рисунка, а заканчивается разъемом. То есть, две точки у цепи точно есть. Почему одна-то?
  5. 2018 Вопросы начинающих

    Товарищи, помогите, а? Запарился уже. Есть иерархическая трехуровневая схема, идут ошибки на то, что у сети один пин (блин, да как один-то?!!) и что не согласованы портs. Не знаю что и делать уже с этими ошибками. Первый опыт в большом проекте с использованием жгутов. Вот схема: вот ошибки: Тут картинка с более высоким разрешением получилась
  6. 2018 Вопросы начинающих

    Это вы про свойства Pad или вообще не мне?
  7. 2018 Вопросы начинающих

    Еще пара вопросов 1) Создаю правило ViasUnderSMD, запрещаю в нем Via под падами. Как сделать так, чтоб было исключение для QFN корпусов? 2) Есть правило Electrical/Clearance; первое условие — IsPad; второе условие — IsVia; Same Net Only; Minimum Clearance 0,2 мм. Опять таки, как сделать исключение для QFN ? UPD: Создал класс PadQFN и сделал правило для ViasUnderSMD и для Clearance IsPad And Not InPadClass('QFN') Так правильно или не очень?
  8. 2018 Вопросы начинающих

    Еще такой вопрос. В мастере футпринтов сделал футпринт для микросхемы с центральным падом, с отверстиями. Т.к. как у меня нет для нее ноги (да, я нарисую ее, но позже. Хочу понять принцип), у меня пад в PCB-редакторе не подключен. Подключаю к цепи - появляются ошибки, так как via не подключены никуда. В Configure Physical net я подключаю via куда мне надо. Но при обновлении схемы - все улетает. Можно как-то это делать проще?
  9. 2018 Вопросы начинающих

    Это-то я знаю. А как это провернуть с 18 AD?
  10. 2018 Вопросы начинающих

    Извините, что-то я не понимаю, где?
  11. 2018 Вопросы начинающих

    а как подключать центральный пад (брюшко микросхемы)? Т.е. он относится к 41 контакту, который либо нужно выводить на символ (тогда с одной стороны будет 20, а с другой 21 контакт) или скрывать и подключать к какой-то цепи. Это в библиотеке символов?
  12. 2018 Вопросы начинающих

    А как в альтиуме подключить скрытый пин к нужной цепи? Т.е. добавил к символу пин, сделал его скрытым, в схематике его не видно. И теперь бы его подключить к нужной цепи. Как?
  13. 2018 Вопросы начинающих

    А поясните, пожалуйста, как работает Auto wire (Schif+Space) ? Никак не получается, чтоб заработал. Я так понимаю, просто указываешь начало-конец, а проводник автоматически будет брошен же?
  14. 2018 Вопросы начинающих

    Вы вот про это ?
  15. 2018 Вопросы начинающих

    Так я имел ввиду Signal Integrity, насколько я понимаю, там можно оценивать наводящуюся помеху, выбросы по фронтам и т.д. Меня интересует задание параметров Signal Integrity - там можно выбрать тип логики. Соответственно именно в этом контексте я и спрашивал про назначение пинов и технологию микросхемы. Если ситуация с логическими микросхемами более-менее понятна, то как для Signal Integrity указывать мс, для которых явно в даташите не указана технология. Или, усилитель GaAs - какой это тип?