Jump to content
    

R6L-025

Свой
  • Posts

    122
  • Joined

  • Days Won

    1

R6L-025 last won the day on September 12

R6L-025 had the most liked content!

Reputation

1 Обычный

About R6L-025

  • Rank
    Частый гость
    Частый гость
  • Birthday 06/13/1991

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Recent Profile Visitors

2,031 profile views
  1. знака "=" не должно быть, и ";" в конце тоже уберите. Ну и путь в `include <...> должен быть понятным синтезатору. В квартусе у меня пути идут относительно директории где лежит файл проекта квартуса
  2. Так инклюдами же. Они в обычном Verilog есть. В файле через define определяем параметры, например, `define MY_DEF 42, и инклюдим через `include "path/to//file"
  3. Сделать обычный файл с объявлением парметров и заинклюдить его в нужных местах. На SV я в отдельном файле package делал и так же подключал через import в нужных файлах
  4. EMIO просто будут торчать портами из PS в PL, ну то что к ним подключается будет доступно сразу как загрузится PL часть. Ибо до этого это будет шиной ведущей в пустоту, т.к. битстрим еще не залит. Или не в этом был вопрос?
  5. Я с 7000 не работал, но у MPSoC есть такой скрипт: Vitis/2020.2/scripts/vitis/util/zynqmp_utils.tcl. В нем есть функции типа "clear_rpu_reset". Я ими ресетил R5 ядро на MPSoC. P.S. попробуй еще спросить тут: https://t.me/fpgasystems_embd
  6. Кстати, к слову. Есть вот такая интересная статья на тему реверс инженеринга программатора от Digilent An_Example_of_PCB_Reverse_Engineering_Reconstruction_of_Digilent.pdf
  7. Да можно было, думаю, и на ней сделать. Я побоялся что чего-то не знаю, и решил сделать как было на схеме в zcu104. Но, думаю, можно было все порты одинаково сделать
  8. Вот. Правда там с цветами немного беда из-за того что у меня цветовая схема темная, а лист получился белым при печати в pdf. Брал основой для схемы реализацию встроенного программатора на zcu104 (US+ mpsoc). Проект в kicad делал, скинул бы его, но там зависимости от библиотек которые я куда-то засунул. Сейчас немного нет времени искать, но если кому-то понадобится, то по факту попробую раскопать. ftdi_programmer.pdf
  9. Понятно. Ну, схему я уже откуда-то передрал, Даже собрал и на виваде работает. Если надо - могу скинуть. На счет старой вивады/ISE... может старые софтины не знают об этой лицензии. Тогда надо с более старых программаторов снимать дампы
  10. Так заработало после замены порядка байт? Я не помню как именно этот бинарник снимал, может перепутал чего. Я эксперементировал, и может не тот файл приложил... даже не знаю. Попробуйте этот бинарник digilent_jtag_uart.bin Кстати, я только под VIvado проверял, может на ISE что-то по другому
  11. В linux дистрах есть утилита "ftdi_eeprom". Я через нее клонировал. Про виндовозную официальную от ftdi говорят что вроде как повреждает память при чтении. С линуховой не замечал такого
  12. Ну еще есть старый сишный трюк когда после крайнего полезного элемента перечисления вставляется еще один. Т.к. перечисление стартует с 0, то номер этого последнего элемента будет равен количеству всех элементов. Т.е. [Num0, Num1, CounOfNums]. CounOfNums будет равен 2. Что и нужно
  13. Я не под Ubuntu, под Arch с ним работал - иногда после перетыкивания программатора он перестал определятся, тогда помогало перезапустить вручную jtagserver pkill jtagd jtagconfig Помогало. Может еще частоты jtag стоит покрутить. Ну и перенос с одной системы на другую без пересборки... На стабильность прошивки то не должно влиять, но мало-ли что там может из-за этого быть
  14. А нет возможности прокинуть их через PL часть?
  15. Есть под рукой плата Digilent genesysZU, там стоит 4232 камень. Схема На плату упоротая, и куска с ftdi я вообще не нашел. Но судя по FT_prog там 2 uart'а и кроме jtag еще один порт с кастомной конфигурацией. eeprom.bin ftdi_prog_template.xml
×
×
  • Create New...