Цитата(mw_duk @ Dec 13 2016, 18:12) Получили на Спартане-6 уровень приведенного ФШ минус 189,5 дбн/Гц От наполняемости проектом кристалла мало что меняется. ( питание чистили ). Глушили/ не заливали плис проектом, оставляли голую PLL - результат тот же; минус 189,5. Fвых = 375 МГц (VC0 = 750/2), частота сравнения 25 МГц, по умолчанию предлагается три полосы пропускания PLL ~ 0,2/1/5 МГц. Использовали среднюю - 1 МГц. Уверенно на частоте 375 МГц видим минус 92 дбн/Гц @ 10 кГц. Запросили Xilinx о приведенных ФШ в Артиксе, Кинтексе. Получили замечательный ответ: ....." А вам зачем ?" Есть ли у кого данные о приведенном ФШ на эти кирпичи?. П.С. "Всего" 23,5 дб отличает Спартан-6 от ADF4350/1 и его молочных братьев от MAX, LTC. ....."Всего" - в кавычках !!! П.П.С. Xilinx пишет о выпуске более "правильной" PLL в Спартане-7, но та будет доступна в середине будущего лета. Конечно ошибка: следует читать: минус 189,5 дбн/Гц, думал - одно, писал - другое.
