Jump to content

    

Zurabob

Участник
  • Content Count

    96
  • Joined

  • Last visited

Community Reputation

0 Обычный

About Zurabob

  • Rank
    Частый гость
  • Birthday February 11

Контакты

  • Сайт
    Array
  • Skype
    Array

Информация

  • Город
    Array

Recent Profile Visitors

1286 profile views
  1. Да-да. Могут. :) Советую обратиться.
  2. Добрый день! Если возникают проблемы с выгрузкой ODB++ из Cadence , то предлагаю разобраться. Скинте мне ваш проект на : suponin@pcbsoftware.com Возможные причины: 1. Плагин выгрузки ODB++ давно не обновлялся. Его необходимо скачать с сайта Mentor , поскольку это их формат данных. 2. Файл выгружается корректно, но в нем есть композиты, которые не активированы при открытии файла. Т.е. их необходимо включить и получить с них окончательный слой Gerber.
  3. Добрый день. Многовато вам придется изучить для моделирования 1-ой диф. пары. :) Дело в том, что вам понадобится еще модель источника сигнала + модель корпуса в котором сидит источник. Если диф.пара проходит через разъемы, то понадобится модель разъемов (это файл S параметров). Если модели разъемов нет, то ее можно получить в 3D фулл вейв солвере (загнав туда STEP модель и назначив материалы), но 3Д моделирование - это отдельная, сложно настраиваемая задача. Если частота сигнала более 2ГГц, то простая IBIS модель источника сигнала не подойдет. Желательно будет достать модель с эквализацией канала. (нужны будут AMI блоки управления формой сигнала) И хорошо, если будет толковое описание по настройке AMI блоков... Если хотя бы чего то не будет, то о достоверности результатов можете забыть.
  4. 17.4

    Добрый день. Столкнулся с аналогичной проблемой. Пока что решил так: C:\Cadence\SPB_17.4\tools\bin\allegro.exe -safe -safe - ключ, запускающий редактор в "safe mode". Грузите список цепей, сохраняете, перезагружаетесь в обычном режиме. при safe игнорируются ваши пользовательские настройки и остальные измененные переменные. П.С. Сейчас создадим запрос в поддержку Cadence....
  5. Добрый день! А Вы могли бы предоставить рамку и шрифт ? На рамке, которая имеется у меня, эффект повторить не удается: размер шрифта изменяется и на символе и на схеме. Правда, шрифт я импользую Arial.
  6. http://www.schematica.ru/ Компания занимается разработкой топологии ПП на заказ. Аутсорсинг. Самые разнообразные проекты любой сложности. Есть возможность моделирования Вашего дизайна в системе Sigrity 2018. Частотная временная область, глазковые диаграммы, выдача экспертного заключения по результатам моделирования.
  7. replicate

    Добрый день! Ответ поддержки: Currently, there is no way to define the path for place replicate modules. There is a Browse option which is available while performing the Place replicate apply, where the user can browse to the required .mdd file. Refer the image attached showing this. The 'modulepath' which is currently available is for design reuse modules, so place replicate apply doesn't use modulepath to search for place replicate modules. Doing so would increase the likelihood of the user selecting a design reuse module and attempting to apply it as a place replicate module.
  8. Ответ поддержки: I understand what you are saying. However there is no way in which we can change the orientation of the default pins. They can only be changed after they are placed. However if you have a constant orientation, you can select all the pin numbers/names and move them to the desired location at once. This is the only possible solution.
  9. replicate

    Добрый день. Создал запрос в поддержку по данной ситуации. Нужно подождать.
  10. Добрый день! Побороть можно только копированием уже существующего пина и вставкой его на новое место. Я сталкивался с подобной проблемой, хотел Case в поддержку написать, но все руки не доходили. Вижу, что я не одинок. :) Сейчас займусь составлением Case. P/S Создал Case. Ждем ответа.
  11. replicate

    Добрый день! Способ, указанный в картинках, устраивает? Версия пакета 17.2 S055.
  12. Добрый день! В OrCAD Capture затаскивание новых кусков схемы не трогая старые возможно. Однако, не за один прием. 1. Рисуете схему с новыми кусками. Добавляете-убираете все, что вам необходимо. 2. Проводите перенумерацию RefDes для схемы с контролем диапазона. Начиная скажем с R3000 C3000 D3000 ... Т.е. главная идея в том, чтобы НОВЫЙ диапазон RefDes не пересекался со СТАРЫМ. 3. Накатывает Netlist на вашу старую плату. Часть компонентов исчезнет с платы, новые компоненты появятся в непоставленных. ВСЕ рефдесы изменятся на большие. Сохраняете плату. 4. Идете в схему и теперь перенумеровываете RefDes так, как они должны быть в конечном варианте. Как вы их хотите видеть так сказать. 5. Получаете Netlist со схемы опять. И накатываете его на плату с большими RefDes. Вы получите плату в старом так сказать виде, но с добавленными кусками. П.С. Способ рабочий и опробован на разных предприятиях. Но, предлагаю вам для начала создать тренировочный проект и прогнать внесения изменений на нем.
  13. Возможно, что у вас на плате есть область Route Keepin - All. Когда вы двигаете проект, эта область у вас отключена. Соответственно, она не выделяется и остается на старом месте. Трассировка как бы "вываливается" из разрешенной для нее области. Есть такой эффект, когда трассировка находится "не в зоне".
  14. Добрый день. DFA зона по замыслу разработчиков представляет собой корпус компонента. Корпуса не могут входить один в другой. Place bound это область, занимаемая компонентом на ПП. эти области могут пересекаться. И относительно них строятся простейшие 3д обьекты. Это как личная территория компонента.
  15. Net logic

    Дело не в этом, а в механизме работы этого инструмента сейчас. Цейтнот перед концом года и времени на все не хватает. Я разберусь с этим позже и напишу вам результаты.