Здравствуйте. Я в Матлабе в fdatools сгенерировал vhdl код КИХ-фильтра с параметрами : Lowpass,FIR,Minimum order,Fs=62.5 MHz,Fpass=0,Fstop=20,Apass=1,Astop=80. Во вкладке квантования выставил параметры :Numerator w. length=16,Input w. length=8,Output w. length=8. Получил фильтр 4 порядка. Собрал схему в Xilinx Ise 12.2 для Spartan 3A-DSP FG676,с подключением 8 разрядного АЦП и ЦАП:
Так вот,сгенерировал проект без проблем,но в железе фильтр неработает. Подскажите,пожалуйста,что я делаю неправильно.