Jump to content

    

rezuk

Участник
  • Content Count

    24
  • Joined

  • Last visited

Community Reputation

0 Обычный

About rezuk

  • Rank
    Участник
  • Birthday 10/14/1985

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Recent Profile Visitors

1016 profile views
  1. нет не привязана по приходу ни к какой частоте. вообще сигналы пройдя через схемку на RS тригерах поступают на схемку выделения короткого импульса по фронту либо по спаду сигналов срабатывания обнаружителя, она работает он 80 МГц. Походу в ней что-то ломается из-за разбросов задержек внутри самой плис. module videlyalka(input DATAIN, CLR, CLOCK, output DATAOUT); reg [4:0] sr1_q, sr2_q; reg fd1_q, fd2_q; wire clr1, clr2; assign clr11 = (|sr2_q) | CLR; always @(posedge CLOCK or posedge clr11) begin if(clr11) sr1_q <= 5'b0; else sr1_q <= {sr1_q[3:0], DATAIN}; end assign clr12 = clr11 | sr1_q[4]; always @(posedge CLOCK or posedge clr12) begin if(clr12) fd1_q <= 1'b0; else fd1_q <= DATAIN; end assign clr21 = (|sr1_q) | CLR; always @(negedge CLOCK or posedge clr21) begin if(clr21) sr2_q <= 5'b0; else sr2_q <= {sr2_q[3:0], DATAIN}; end assign clr22 = clr21 | sr2_q[4]; always @(negedge CLOCK or posedge clr22) begin if(clr22) fd2_q <= 1'b0; else fd2_q <= DATAIN; end assign DATAOUT = fd1_q | fd2_q; endmodule
  2. про железо ничего больше сказать не могу. Если Вы считаете что объяснение небрежное, то это Ваше дело, но я считаю что специалисту в такой области больше пояснять ничего не нужно. Да, во времени. Точно сказать не могу, но разброс между фронтами сигналов может исчисляться единицами нс, а может и пс. К сожалению измерить нет возможности. Спасибо за схемку, но для её реализации нужна большая "clk" сотни МГц. Сейчас схема работает без подрабатываний для 2-х каналов от простейшего RS триггера с небольшими наворотами.
  3. все что можно было сделать чтобы побороть "подрабатывания" уже сделано. Я объяснил достаточно чтобы понять что нужно реализовать на плис, а с железом уже ничего нельзя сделать, к сожалению
  4. необходимо для реализации на плис схемку, которая сможет анализировать пришедшие цифровые сигналы на ножки на предмет того кто раньше пришел(имеется ввиду из данных сигналов). Проблема в том что, детекторы аналоговых каналов, цифровые импульсы которых потом и приходят в плис, срабатывают одновременно от одного входящего сигнала (пролазы межканальные или черт их знает что), по идее должен сработать только детектор того канала в который пришел сигнал, но т.к. сигнал сильный, а фильтры широкополосны появляются подрабатывния детекторов в других каналах. Есть ли какие-нибудь идеи таких схем или подскажите книжку где искать... спасибо!
  5. Спасибо, а почему с Broadcom так все плохо, что у них за секреты такие?
  6. или что нибудь подобное гигабитный, не менее 8 портов, unmanaged интегрированные PHY. Можно в ЛС. Инфу не разглашаю. Или подскажите где их можно достать, м.б. купить.
  7. Спасибо за ответы! Получается, что system_bram_init.bit должен иметь размер меньше MAX_Block_RAM. Так?
  8. Доброго времени суток! Подскажите, кто-нибудь сталкивался с загрузкой программного кода .elf полученного в Xilinx SDK 13.3 c NOR Flash Spansion S25FL032P в Spartan 6? Не получается даже создать .mcs файл из .bit и .elf вываливается ошибка "ERROR:Bitstream:152 - BMM error processing data files." в iMPACT 13.3, а без .elf создаёт .mcs. Хотя про второе описано здесь нужно использовать iMPACT 11.4. Очень буду благодарен за потраченное вами время даже если вы не сталкивались с этой проблемой и не сможете помочь!! Заранее спасибо!!
  9. Вы уже опробовали 13.4 с LwIp 1.4.0? Стабильнее работает?
  10. Кто-нибудь знает такой кабель (любую инфу), что бы был похож на кабель S/FTP — Screened Foiled twisted pair(взято отсюда), многожильный, выдерживал жёсткий температурный диапазон от минус 60 гр.Ц. до плюс 50 гр. Ц. выдерживал требования 1-й, 2-й, 3-й авиационных групп?
  11. Извиняюсь, неправильно выразился, я имею ввиду на верилоге или ему подобном, драйвера на W5300 нету? просто микроконтроллеры не использую.