Jump to content

    

alxkon

Участник
  • Content Count

    106
  • Joined

  • Last visited

Community Reputation

0 Обычный

About alxkon

  • Rank
    Частый гость

Recent Profile Visitors

2560 profile views
  1. А Вы могли бы поделится информацией как именно Наверное уважаемому AVR было бы интересно и актуально, да и другим...
  2. Тогда есть вариант: Удалить проверку в драйвере или он закрыт производителем ? Не подключал именно к Raspberry, к по этому не знаю насколько сложно
  3. Кросслинк поток однозначно запустит сам, вопрос ожидает ли драйвер на Raspberry какого-либо ответа от камеры по I2C ?! Вы можете посмотреть что там в драйвере или он закрыт?
  4. Cобственно мы взяли Crosslink на вход сенсор с subLVDS, выход CSI-2, есть готовый bridge от Lattice, а так же есть составные компоненты этого bridge. Tак что можно и сенсор с другим интерфейсом использоватъ. Насколько з понимаю для датарейта 900Mbps и ниже , можно взять MachXO3. Сами не решались делать по причинам с которыми Вы столкнулись - верификация
  5. Один из вариантов это взять какой либо одноплатник с CSI-2 с линуксом и пытатся разобратся что приходит битым? А cколько нужно выложить за IP Вы узнавали?
  6. Я имел ввиду что возможно перепутаны каналы, например 8-й с 11-м. Столкнулся с таким у сенсоров Сони IMX178: название data пинов A,B,C,D... не совпадало с номером сериального канала. Хотя по логике data А должно соответствовать lane 0. Из документации было неочевидно сразу. Пришлось перемапить каналы в ПЛИС. В другом случае IMX226 все сделали согласно документации... Не работает, оказалось маппинг пинов сенсора и lanes number та же как и у IMX178
  7. Хорошо бы загнать сенсор в режим теста, если такой режим имеется. И по известному паттерну определить работает ли lvds интерфейс корректно. Горизонтальные полосы могут быть если перепутаны lanes.
  8. Да, там есть конфигурационный флеш ( Instant-on (0.5 ms or less) configuration time ), но это мелкий FPGA, а не CPLD, в отличии от CoolRunner. Можно еще смотреть MachXO2/MachXO3 от Lattice, там тоже есть флеш, цена наверное будет получше
  9. MAX V ведь SRAM based по сути FPGA, просто названа CPLD
  10. Что по Вашему мнению первопричина - тул или сам чип? У Вас был полностью свой HDL или использовались IP от производителя?
  11. Я как раз сегодня заполнил Crosslink на 69% и маппинг выдал кучу ошибок по холдам. Раньше это корректировалось в place&route а теперь не разводится нивкакую :(
  12. Посмотрите это https://www.polarsys.org/ Мне раньше хотелось чего-то типа SysML для улучения качества документации..... Лично мое мнение, в небольшой организации это сродни поиску философского камня, веры в silver bullet и толчению воды в ступе. Где не приходилось работать, отделы разработки 10- 50 человек, были попытки ввести UML, SysML и другие методологии. И везде эпик фейл - "слишком вы далеки от народа". Нет надежной обратной связи, etc. Единственно дельный совет я получил когда-то давно от приятеля: используй отдельные диаграмы UML для визуализации сложных вещей и не пытайся влезть во все эти модели и Энтерпрайз Архитекты, всеравно это ничем не закончится. В нашем районе Вы уже не встретите этих дедушкиных обычаев и обрядов. Может где-нибудь высоко в горах Вы что-нибудь обнаружите для науки. (c)
  13. возможно я не прав, но когда он был только в engineering samples, пришлось запросить лицензию, теперь возможно все изменилось
  14. Diamond бесплатный, косяков не заметил, использую в качестве синтезатора Synplify. По моему лицензию на IP нужно просить отдельно, хоть и бесплатно. Заводится с пол-пинка, нужно правильно посчитать Word Counter параметр для конфигурации. Симулировать можно бесплатным ActiveHDL входящим в состав Diamond
  15. А Block Design Вы не пробовали? А то у меня старый проект сломался после апдейта IP модулей. Попробывал сделать новый простой проект с Microblaze, GPIO и UART Lite, вывлезает куча ошибок. Решил просто окатится назад