Jump to content

    

MrGalaxy

Участник
  • Content Count

    240
  • Joined

  • Last visited

Community Reputation

0 Обычный

About MrGalaxy

  • Rank
    Вечный студент

Контакты

  • Сайт
    http://
  • ICQ
    0

Информация

  • Город
    самоваров и пряников

Recent Profile Visitors

1577 profile views
  1. А инициализация по умолчанию без явного указания подразумевает обнуление? Я раньше над этим не задумывался, а на практике получаются нули. А сейчас опасаюсь, что при работе изделия на климатике может возникнуть неопределённость. Описания нормального нет. Я применил 5576ХС1, а она, скажем так, очень условный аналог Флекс10.
  2. Дабы не плодить тему спрошу здесь. Чувствителен ли usb-blaster к напряжению земли? Если системный блок не заземлён (розетка 220 без PE), а источник питания, которым запитано программируемое изделие, заземлён. По usb ошибок нет, а JTAG не виден совсем. На компьютере, на котором он раньше работал нормально, тоже работать перестал - ошибка jtag. Могло его 110 В по общему проводнику убить, или просто роковое стечение обстоятельств? Дома в лаборатории у меня всё заземлено, а тут в командировке на другом заводе значения этому не придал. ЗЫ. Или это болезнь левых программаторов, а фирменный Альтеровский нормально развязан гальванически?
  3. Ещё один чайницкий вопрос: правильно я понимаю, что инициализация переменных/сигналов происходит сразу же после конфигурирования ПЛИС до старта всех процессов?
  4. Добрый день! Не могу найти кнопку "+" чтобы поблагодарить собеседника за полезный совет. Подскажите, плз., как это сделать.
  5. Много раз на форуме видел упоминание о 2008-м vhdl. А в Квартусе 9.0 он? И второй вопрос чайника: если написать process(all), то не займёт ли это дополнительные ресурсы микросхемы?
  6. Теперь буду знать, спасибо. Я-то мечтал, что подмножество вектора unsigned тоже будет unsigned. Хотел ведь изначально оформить это дело как массивы однобитных целых чисел, да вот леший попутал.
  7. 1. Да, несоответствие типов. Точно процитировать не могу, ошибка на работе, сейчас сижу в гостинице, эвм нету под рукой. Завтра перепишу на бумагу и здесь процитирую. 2. Да, только логическое, а мне надо арифметическое. Это типичный ошибочный подход программиста. Нельзя в плис так делать, работать не будет.
  8. Здравствуйте! Как сложить отдельные биты вектора чтобы в результате получилось целое цисло? Конструкция вида signal A : unsigned (7 downto 0); signal B : integer range 0 to 15; ... B <= A(7)+A(6)+A(5)+A(4)+A(3)+A(2)+A(1)+A(0); при компиляции выдаёт ошибку. Сейчас в качестве костыля написал Signal A0, A1, A2, A3, A4, A5, A6, A7 : integer range 0 to 1; ... if A(0)='1' then A0 <= 1; else A0 <= 0; end if; if A(1)='1' then A1 <= 1; else A1 <= 0; end if; ... и т.д. ... B <= A0+A1+A2+A3+A4+A5+A6+A7; Разумеется, вычисление A0 - A7 происходит в другом процессе раньше, чем B. Код работает, но он некрасивый и мне не нравится, ибо громоздкий. Как можно выйти из положения?
  9. Может, выше всё подробно объяснили, курите ГОСТы. От себя добавлю: у нас в конторе принято рисовать эскиз схемы кабеля и давать его конструкторам, которые на сборке эту схему и изображают. У НК претензий нет. ЗЫ. В согласованный с Заказчиком перечень документации такие мелочи как схема на какой-нибудь кабелёк, платку, как правило не входят.
  10. С терминами разобрались, теперь ТС-у осталось работника найти.
  11. Спасибо, буду знать. Понятно, что это не официальный термин, а жаргон. Хм.., а почему тогда удалёнка, если ехать надо? То, что Arlleex написал, больше похоже на правду.
  12. Что такое реверс-инженер?
  13. что такое риверс?
  14. В общем, ошибка в монтаже была. На обеих платах. Ща всё заработало.