Jump to content

    

dinam

Свой
  • Content Count

    1520
  • Joined

  • Last visited

Community Reputation

0 Обычный

About dinam

  • Rank
    Профессионал
  • Birthday 12/16/1973

Контакты

  • Сайт
    http://
  • ICQ
    0

Информация

  • Город
    Наукоград Кольцово(Новосибирск)

Recent Profile Visitors

6613 profile views
  1. С FX2 по крайней мере для меня было очень удобно заливать прошивку в FPGA через USART в синхронном режиме. Самый мелкий CycloneV загружается около 1 сек. Сейчас смотрю на FT600/602 и не представляю как так же красиво конфигурировать CycloneV.
  2. Не знаю с каким интерфейсом нужна вам камера. Из сенсоров могу посоветовать MT9M001C12STM. Наверное самый дешевый для такого размера, простой параллельный интерфейс.
  3. to Sergey_Bekrenyov То ли не понял вашу идею, то ли не понял как её реализовать. Вы предлагаете способ уменьшить Clock delay, которая у меня порядка 5 нс? Если не сложно, можете чуть подробнее? Сделал по спадающему такту. Все получилось.
  4. В наших задачах, чем большей точности удасться добиться, без существенного усложнения/удорожания железа, тем лучше. Ну и да, обычно мы работаем с отраженным светом лазера. Кстати, если напрямую лазером засветить, то и матрицу можно сжечь.
  5. Адресно к пикселям обращаться нельзя. У КМОП матриц есть понятие ROI(Region Of Interest). Про сенсоры CCD я думаю вам стоит забыть по вышеописанным причинам, и смириться потерей денег из-за покупки icx453. Я не знаю какой интерфейс используется между Ардуино и камерой. Поэтому конкретную матрицу посоветовать не могу. Но знаю, что цена матрицы сильно определяется её размером. И поэтому если разрешения существующей камеры хватает, то может попробовать применить другой (большой) объектив?
  6. Ну на самом деле реально все работает в железе, и вроде стабильно. Но захотелось сделать правильно, а не методом научного тыка, и убрать красные слаки. По поводу лучше вводить разброс реальных значений - знаю, для начала хотел не так жестко задать.
  7. Это не самый "плохой" сигнал есть и tsu=18.7 нс, чип CY7C68013A. На полтакта это сделать по спадающему фронту? Если да, то надо почитать как правильно это сделать и констрейны прописать.
  8. Я немного другое вижу. Во первых, тактовая FPGA немного задержана, относительно тактовой приёмника , поэтому для приёмника данные должны прийти во втором такте. Data Arrival Time у setup оказалось таким большим, что оно уже залезло на третий такт. Т.е. если не использовать set_multicycle_path, то с output register, наносекунд 6 не хватает, насколько я помню. Если использовать set_multicycle_path, то сразу перепрыгиваем на третий такт. А промежуточного значения не получается.
  9. Тактовую выдает сам приемник сигнала pktend. Приёмник выдает 48 МГц 3,3 В, а банк FPGA питается от 1,5 В. Поэтому используется преобразователь уровней.
  10. Навеяло соседним топиком с set_multycycle_path. Есть выход, один из многих, у которого при правильных на мой взгляд констрейнах они не выполняются. create_clock -name {ifclk} -period 20.834 -waveform { 0.000 10.417 } [get_ports {ifclk}] set_output_delay -add_delay -max -clock [get_clocks {ifclk}] [expr 14.600 + 2.500] [get_ports {pktend}] set_output_delay -add_delay -min -clock [get_clocks {ifclk}] [expr 0 + 2.500] [get_ports {pktend}] # при такой записи (set_multycycle_path -setup N и без -hold [N-1]) фиттер должен сделать так, чтобы самый длинный путь был не больше T*N, а короткий не короче T*[N-1] set_multicycle_path -setup -start -to [get_keepers {pktend}] 2 Даже с использованием output register, констрейн по setup не выполняется. Решил применить set_multycycle_path, чтобы pktend сдвинуть на такт. Опять не помогло. Да и разбег между Data Arrival Time у setup и hold стал слишком большой 46.552-36.550=10,002 нс. А у меня должно быть не более 20.834-14.6=6,234 нс. FPGA-CycloneV. Используется преобразователь уровней, поэтому появилась задержка в приходе тактовой на FPGA 2.5 нс. Также не могу понять значение clock delay нормально или великовато? Тактовая ifclk заведена на спец вход и является Global Clock. Провести ifclk через pll и сдвинуть по фазе не могу, уже две pll питаются от этого входа.
  11. Я за драйвер ШД, сделанном на A4989. Можете поиском воспользоваться на этом форуме, и почитать, каких результатов я на этой микросхеме добивался.
  12. В свое время задался как подобрать диоды Шоттки для мостовой схемы, чтобы шунтировать медленные диоды в полевых транзисторах. Много моделировал в LTspice. Для моей схемы наиболее оптимальные оказались RBR2MM60A, RBR2L60A. Подбирал по минимальному всплеску на шунте, вставленный в минус напряжения питания.
  13. Меня интересует монтажник поблизости, а в не в другой части света. Даже Новосибирск, нежелателен, хотя возможен.