Jump to content

    

FLTI

Свой
  • Content Count

    399
  • Joined

  • Last visited

Posts posted by FLTI


  1. А что плохого / хорошего можете сказать об этой корке от Lattice ?

    В смысле – есть ли в ней ошибки и для каких ПЛИСов ее использовали?

     

    Free PCI Cores

     

    1. http://www.opencores.org

    Master/Target, WISHBONE, Verilog.

     

    2. http://www.gaisler.com/products/grlib/grlib.html

    Master/Target, AMBA, VHDL.

     

    3. http://www.infotech.tu-chemnitz.de/pci_core/

    Master/Target, VHDL.

     

    4. http://dsp.neora.ru/

    Target, VHDL. Автор – KA.

     

    5. http://www.latticesemi.com/account/_download.cfm?AMID=889

    Target, Verilog.

     

    6. ftp.xilinx.com/pub/applications/pci/

    Target, VHDL

     

    Кто-нибудь пробовал какую-нибудь из этих корок для Actel ProAsic Plus ?

  2. При пересылках из АЦП в память ПК через PCI шину транзитом через ПЛИС – здесь все понятно и Вы правы.

    А я спрашиваю об обратной пересылке ИЗ памяти ПК через PCI шину транзитом через ПЛИС в ЦАП.

     

    В этом случае ведь PCI контроллер на плате будет являться Мастером на PCI шине и будет читать данные из памяти ПК.

    А ведь чтение всегда происходит медленнее, чем запись.

  3. Имеется плата с ПЛИС на борту.

    К выходу ПЛИС подключен ЦАП.

    Внутри ПЛИС есть внутренняя память , которую можно использовать как FIFO.

    В ПЛИС требуется залить контроллер PCI Bus Master , который мог бы пересылать данные из памяти на материнской плате, через ПЛИС в ЦАП через DMA.

     

    Вопрос:

    Какую максимальную скорость пересылок можно достичь в PCI Bus Master?

    Хотелось бы 40-50Мб/с.