Jump to content

    

FLTI

Свой
  • Content Count

    399
  • Joined

  • Last visited

Posts posted by FLTI


  1. Это ограничение PLL.

    Можно поставить, например, внешний удвоитель частоты.

    А если внутри самой ПЛИС сделать удвоитель частоты как раньше делали на дискретной логике ( микросхемы ЛП5 ) - сделать задержку одного клока на четверть периода, а затем оба клока подать на Исключающее ИЛИ.

    Делают ли так в ПЛИС или это дурной тон?

    Если делают, то как задать в Cyclone IV GX нужную задержку?

  2. Здравствуйте!

    Подскажите пожалуйста, как обойти ограничение, не позволяющее на вход PLL в Квартусе подавать клок с тактовой частотой меньше 5 МГц?

    Мне надо подать на вход PLL 3МГц.

    Как быть?

    Квартус 13.1.

    ПЛИС Cyclone IV GX.

    Это ограничение ПЛИС или Квартуса?

  3. Навскидку, мне кажется, придется менять поля PTS и DTS в PES пакете видео, чтобы они соответствовали передаваемому в текущий момент значению поля PCR. Иначе произойдёт переполнение буферов T-STD. Или, что равнозначно, увеличивать на время декодирования - кодирования значения полей PCR.

    Получается что менять содержание полей PTS и DTS в PES или PCR придётся не из-за изменения содержания аудио-видеокадров, а из-за транспортной задержки, возникающей при декодировании - кодировании ?

  4. Проще всего это сделать не изменяя скорости выходного транспортного потока по отношению ко входному. Просто копируя поля PCR из входного потока в выходной. (Можно вместо копирования добавлять/вычитать константу к значениям входных полей PCR.)

    Также просто копировать значения полей PCR из входного ТП в выходной можно при кратном увеличении скорости выходного ТП.

    В общем виде это следует из формулы 2-4 ISO/IEC 13818-1, связывающей скорость ТП с временем прихода полей PCR, системной частотой 27 МГц и расстоянием в байтах между полями PCR.

     

    При не кратном входному изменении скорости выходного ТП значения полей PCR придётся пересчитывать (как и при изменении расстояния в байтах между соседними полями PCR).

    Я и не планировал менять скорость выходного транспортного потока по отношению ко входному.

     

    Я не планировал трогать все служебные поля входного транспортного потока MPEG-2 TS при его прохождении через ПК.

    Так действительно можно поступить для данной задачи и тогда тактовая частота 27МГц от входного транспортного потока MPEG-2 TS фактически и будет тактовой частотой 27МГц для выходного транспортного потока MPEG-2 TS?

    Или какие-то служебные поля всё-таки придётся пересчитывать из-за того что при прохождении через ПК будут изменено содержание аудио-видеокадров?

  5. Во всех стандартах MPEG-2 и производных от них стандартах DVB для синхронизации частот приёмной стороны с передающей используются метки времени передаваемые в поле PCR программы. Т.е. все частоты для одной программы (для звука, изображения, синхронных данных) на приёмной стороне получаются при помощи микросхем ФАПЧ (PLL) из восстановленной по меткам PCR частоты 27 МГц.

    Ответы на многие вопросы нашёл здесь: http://www.telesputnik.ru/archive/144/article/112.html

     

    А как практически по меткам PCR восстановить частоту 27 МГц?

    Может для этого есть готовый модуль на VHDL, чтобы в ПЛИС разместить?

     

    P.S.

    Может для моей задачи это и не потребуется?

    Вот что мне надо: транспортный поток MPEG-2 TS ( 8 бит + 27МГц ) заводится в ПК, там программно декодируется до ITU-R BT.656, некоторая информация в нём заменяется и далее обратно из ITU-R BT.656 кодируется в MPEG-2 TS и выводится из ПК.

    Нужно ли в такой схеме восстанавливать 27 МГц по меткам PCR или можно работать с той частотой 27МГц, которая идёт как несущая для входного транспортного потока MPEG-2 TS ( 8 бит + 27МГц )?

     

  6. Благодарю за разъяснения, буду разбираться.

    27 МГц Вы восстановите из PCR.

    Забыл в самом начале сказать, что имеется DVB-ASI в виде десериализированного 8-битного потока + его несущая частота 27МГц.

    Правильно ли я понимаю, что в этом случае 27 МГц из PCR восстанавливать не надо?

    Если Вам нужны только H, V и F, то декодировать видео нет необходимости.

    Структуру полей видеопотока H, V и F внутри ITU-R BT.656 Вы знаете. Осталось только определиться с фазой кадра. Её можно получить из полей PTS и DTS PES пакетов видео.

    Не понял, в каком смысле я знаю структуру полей видеопотока H, V и F внутри ITU-R BT.656?

    Да, я знаю, какой должна быть структура полей видеопотока H, V и F согласно стандарту ITU-R BT.656, но как её всё-таки вытащить из транспортного потока MPEG-2 TS без декодирования видео?

  7. DVB-ASI в виде десериализированного 8-битного потока, который уже очищен от K28.5 - это фактически транспортный поток MPEG-2 TS?

    Если так, то как из транспортного потока MPEG-2 TS вытащить синхронизацию видеопотока H,V,F?

    Cинхронизация видеопотока H,V,F тоже закодирована в MPEG-2 или она идёт в незакодированном в MPEG-2 виде?

  8. Здравствуйте!

     

    Как из потока DVB-ASI вытащить синхронизацию H,V,F ( в стиле стандарта ITU656 )?

    DVB-ASI имеется уже в виде десериализированного 8-битного потока, который уже очищен от K28.5.

  9. Позвольте поинтересоваться, а зачем требуется такая точность (а собственно, какая?) от компьютерного БП? Может что-то более подходящее поискать, там где точность выходного напряжения заведомо гарантирована производителем.

    Сейчас посмотрел в PCI EXPRESS CARD ELECTROMECHANICAL SPECIFICATION в раздел Power Supply Requirements, так там оказывается для +3.3В в PCIe слоте Voltage tolerance ± 9% (max).

    Вопросов больше не имею. :laughing:

  10. Смотрите на цену, хорошие источники стоят дорого :)

    Хотелось бы что-нибудь конкретное услышать.

    Тем более, что высокая цена может быть не из-за стабильности вых. напряжений, а из-за низкого уровня шума.

     

  11. Скорее всего напрямую идет.

    А выровнять можно попробовав др. БП например.

    Да, Вы правы +3.3В есть на 24-контактном разъёме питания от БП.

    А БП каких производителей или какие конкретные модели посоветуете со стабильным +3.3В ?

  12. Да, на стационарном ПК.

     

    По напряжениям +5В и +12В вроде понятно, они напрямую идут с БП.

    А +3.3В разве напрямую идёт с БП?

     

    Каким способом можно выравнять напряжение +3.3В на PCIe слоте?

  13. Здравствуйте!

    Заметил, что на многих материнских платах выведенное в слот PCIe напряжение +3,3В часто существенно ниже чем +3,3В , например +3,15 В.

    Почему это так и как это можно скорректировать?

  14. На мелких сокетах (1156, 1155, 1150, 1151) обычно один слот подключен напрямую к процессору, остальные - через мост.

    При прочих равных условиях чем может отличаться поведение платы PCIe х 4 в PCIe слоте рядом с процессором ( в том, в который обычно ставят граф. карту PCIe x 16 и который судя по всему подключен напрямую к процессору) и в PCIe слоте, удалённом от процессора?

    Что кроме влияния длины трасс влияет на поведение этой платы PCIe х 4 в PCIe слоте рядом с процессором и в PCIe слоте, удалённом от процессора?

    Мать MSI Z87-G45 GAMING, Socket1150.

  15. Как правило "хорошие" это серверные или для геймеров, а "похуже" это для домашних ПК.

    Чуть позже постараюсь привести примеры.

    Для геймеров - это модели в названиях которых есть слово Gaming?

    Например, MSI Z87-G45 GAMING "хорошая" мать?

  16. У "хороших" плат все слоты одинаковы и настраиваются в bios (x16/x8/x4, SSC SpreadSpectrumClock).

    Платы "похуже" в целях экономии рассчитаны на то, что карта будет только в одном слоте, а в остальных периферия, поэтому конфигурацию слотов и настроек задают жестко и неодинаково по слотам.

    И конечно длины трасс к дальним слотам больше, соответственно затухание сигнала сильнее.

    Приведите пожалуйста пример "хорошей" материнской платы и платы "похуже" на чипсете Intel 87 и 97.

     

  17. В нескольких темах на форуме в ответ на сообщение о неких проблемах видел совет - поставь плату в слот рядом с процессором.

    При прочих равных условиях чем может отличаться поведение платы PCIe х 4 в PCIe слоте рядом с процессором ( в том, в который обычно ставят граф. карту PCIe x 16 ) и в PCIe слоте, удалённом от процессор?

  18. подключение через PCIe, торчащие напрямую из процессора и через южный мост (который к процессору через DMI подключен) - тоже разное.

    Как узнать, какие слоты PCIe материнской платы на чипсете Z87/Z97 подключены напрямую к процессору, а какие через южный мост?

    Скорее всего тот слот, который ближе к процессору ( слот для видеокарты ) тот и подключен к нему напрямую или это не всегда так?

    Или же на материнских платах на чипсете Z87/Z97 все PCIe слоты процессорные?

     

    P.S. Вот здесь частично нашёл ответ на свой вопрос:

    http://forums.overclockers.ru/viewtopic.php?t=532599