Jump to content

    

FLTI

Свой
  • Content Count

    399
  • Joined

  • Last visited

Everything posted by FLTI


  1. Да, по сути дела вопрос именно в этом. Хочется понять , будут ли реально в железе проблемы, поскольку в С8 проект не собирается только в Slow 1200mV 85C Model и совсем ненамного. Одно дело модель, а другое дело реальные испытания, при которых реальная максимальная Junction Temperature может оказаться меньше 85С. Всем спасибо за оперативные советы! Вообщем понял, что учитывая рискованность затеянного лучше проверять компиляцию для С8 именно на чипе С8 и по результатам испытаний уже и делать выводы.
  2. Вы не так поняли. Я спросил не про то, зальётся или нет. Заливается без проблем. Задам вопрос иначе. Я хочу проверить возможные сбои в работе проекта если я скомпилирую его для Cyclone IV GX C8 ( и получу в результате временнЫе ошибки), но заливать буду в Cyclone IV GX C7. Проявятся ли в таком случае эти временнЫе ошибки в виде каких-то сбоев, нестабильной работе и т.д если проект, скомпилированный для Cyclone IV GX C8 я залью в Cyclone IV GX C7 ? Или чтобы их увидеть эти сбои надо проект, скомпилированный для Cyclone IV GX C8, заливать именно в Cyclone IV GX C8?
  3. Имеется плата с чипом Cyclone IV GX C7, т.е speed grade= 7. Проект нормально заливается в этот чип без timing violations. Требуется проверить – как поведёт себя на этой плате этот же проект если бы на плате был чип Cyclone IV GX C8, т.е с speed grade не 7, а 8, т.е более медленный. Другими словами, требуется проверить – как скажутся на реальной плате timing violations проекта если его скомпилировать для Cyclone IV GX C8 и залить в Cyclone IV GX C8 несмотря на то, что в результате компиляции получатся некоторые timing violations, но не столь критические. Можно ли это проверить не выпаивая чип Cyclone IV GX С7 и не запаивая чип Cyclone IV GX С8? Можно ли это проверить, скомпилировав проект для Cyclone IV GX С8, но залить его в Cyclone IV GX С7?
  4. Какие у Вас впечатления о CDCE913? Интересуюсь, поскольку сам собираюсь применять.
  5. Если Standard height Card PCIe x4 разрешено рассеивать 25Вт и если с PCIe x4 слота я буду использовать только +12В, то какой максимальный ток я смогу получить поставив DC/DC Buck с КПД=80%, который будет преобразовывать эти +12В в +3.3В? Правильно ли я считаю: 25 Вт х 80% / 3.3В = 6 A. То есть получилось в 3 ( = 6 /2 ) раза больше, чем в PCIe электромех. спецификации. Продолжите Вашу мысль.
  6. Это дань традиции или чем-то обосновано? Ведь при большом токе и от входных +3,3 используют DC/DC Buck. В чём хлопоты? Разве пульсации размахом 200-250 мВ на входе пролезут на выход +1.2V и +2.5V через DC/DC Buck или LDO?
  7. Подскажите, с PCIe слота рекомендуется брать питание от +3.3V или от +12V если потребляемый ток укладывается в допустимую норму и для +3.3V и для +12V? То есть, казалось бы можно взять или от +3.3V, или от +12V, но может есть какие-нибудь не очевидные нюансы? +3.3V или +12V будут использоваться для понижения до +1.2V и +2.5V с использованием DC/DC Buck ( например SWIFT или SIMPLE SWITCHER от TI ).
  8. Немого офф. Стоит ли ставить clock cleaner на клок с PCIe? Разумеется не при навесном монтаже, а на плате.
  9. При попытке компиляции PCIe32Bit_refdesign.qpf в Квартусе 12.1 возникает ошибка Error (12006): Node instance "iSOPC" instantiates undefined entity "sopc_test" Вы с таким сталкивались? Как с этим бороться?
  10. Поясните, как Вы собираетесь для очистки от джиттера использовать CY2304, ведь это всего лишь Zero Delay Buffer. Хотя и с PLL и возможным умножителем и делителем на 2 ( в зависимости от индекса чипа ). Что в итоге Вы применили?
  11. Вы имеете в виду эту схему? Parallel Flash Loader будет в MAX II? Если да, то подскажите - где бы можно было бы посмотреть принципиальную схему такого подключения? Идеально было бы посмотреть принципиальную схему какой-нибудь оценочной платы с конфигурационной схемой: MAX II + NOR Flash Memory + Cyclone GX.
  12. Меня сбило с толку, что EPC4, 8, 16 в Квартусе 12.1 отсутствуют в списке в Convert Programming Files и я пока EPC вообще отложил в сторону. Планирую скоро посмотреть , есть ли они на 13.0 sp1. На Вашем Квартусе есть EPC4, 8, 16 ?
  13. Нет, я же ранее сказал: у меня есть запас до 100 мс, т.к EPCS4 у меня пока заполнена лишь на 70%. Сейчас выясняю, насколько реально мне хватит этого запаса, дополняя проект ещё нужными блоками. А распаковка Циклоном судя по всему идёт на лету и занимает доп. время.
  14. Как это выяснить? А если результирующий *.pof или *.jic с учётом компрессии по данным в *.map заполнен полезными данными лишь наполовину ( остальное забито 0xff ), то какое будет время загрузки - 100 мс или 50 мс? Я думаю, что 50 мс, т.е реальное время загрузки EPCS определяется временем загрузки только полезных данных. Иначе бы не работали реальные схемы на PCIe, в которых используется EPCS16. Ведь если бы EPCS16 даже заполненная на 10% грузилась бы 16Мбит x 25 нс = 400 мс, то PCIe схема не заработала бы . А если так, то у меня есть запас, т.к EPCS4 у меня пока заполнена лишь на 70%. Но как вычислить время декомпрессии я хотел бы узнать, тк возможно заполнение вырастет и до 90% по ходу дополнения проекта.
  15. Нет, смотрите предыдущий пост, я его поправил. Я во всём разобрался и компрессия реальная оказалась почти втрое!
  16. Не уверен, разбираюсь с этим, видел противоречивую инфу. А ещё посмотрите страницу 8-2 Configuration Handbook. Там о включении компресии сказано, что оно делается как вариант всё же в Convert Programming File: In the SOF File Properties dialog box, turn on the Compression option. Да, нашёл это место , это не там, где я на скришоте обвёл! И вот здесь компрессия реально сработала!!! Вообщем я пока с большим запасом помещаюсь в EPCS4 размером 4 Мбита, а это значит на 40 МГц я смогу уложиться в PCIe wake-up time =100 мс. Уффф! Всем спасибо за помощь! P.S. Компрессия реальная оказалась почти втрое! А галочка "Generate Compressed bitstream" в Assignments -> Device -> Device and pin options реально не работает, по крайней мере в Q 12.1.
  17. Это я знаю, пробовал, но судя по инфе в *.map файле *.pof получается одинаково заполненным независимо от положения этой галочки.
  18. Как тогда относиться к этому в заголовке даташита по EPCS? On-chip compression support: No И почему включение компрессии недоступно при выборе EPCS16? Всё это баги Квартуса?
  19. Не проблема, есть PCIe платы и на EP4CGX15. А вот с конфигурацией я пока что завяз :( Посмотрим, что выбором дивайсов в Q 13.0 sp1 имеется. Может компрессия поможет. Скажите точно - есть ли компрессия в EPC и есть ли в EPCS? А то я видел противоречивую инфу на эту тему.
  20. Да, согласен , и ещё на рис. 8-2 это обозначено. Жаль, значит Cyclone IV GX и с EPCQ сможет работать только на 40 МГц :( Если на EPC, то тогда остаётся вопрос - почему в Квартусе 12.1 нет EPC4 и других более старших Enhanced Configuration Devices в меню выбора дивайса в конверторе из sof в pof, а есть только старые EPC1 и EPC2? Это скорее всего баг?
  21. Cyclone IV GX готов работать только на 40 МГц максимум в AS Fast-режиме только с EPCS или с EPCQ тоже? И даже через CLKUSR?
  22. Так и у EPCQ в режиме Fast read тактовая может быть 100МГц. Тогда для моего случая получается так: 7,600,040 bits х ( 10 нс / 1 bit ) = 76 мс < 100 мс ну и плюс ещё некий запас создастся за счёт применения компрессии. И задача конфигурирования за время меньше 100 мс для PCIe получается решена применением вместо PS схемы с AS но не с EPCS, а с EPCQ? Всё ли правильно в моих рассуждениях? В остальном использование EPCQ в режиме AS x1 аналогично EPCS? Если всё верно, то последний вопрос - как для EPCQ включить режим Fast read, чтобы он работал на 100 МГц, а не на 50 Мгц как в обычном режиме?
  23. Попробовал конвертнуть *.sof в *.pof , но в меню выходного файла почему-то нет EPC4 и других Enhanced Configuration Devices, но есть EPC1, EPC2 b EPC1441. Почему нет EPC4 и других более старших Enhanced Configuration Devices? Quartus 12.1
  24. В Cyclone IV Datasheet и Cyclone IV Design Guidelines сказано, что чтобы выполнить требования PCIe wake-up time =100мс для Cyclone IV GX22 BGA324 надо использовать именно PS. Но подтверждение расчётами я этому не нашёл нигде... За счёт чего PS быстрее, чем AS? А для схемы AS расчёт даётся. Для моего случая это было бы: 7,600,040 bits х ( 25 нс / 1 bit ) = 190 мс. То есть вдвое больше, чем необходимые 100мс. И это при том, если использовать тактовую на максимуме 40 МГц.