Jump to content

    

FLTI

Свой
  • Content Count

    399
  • Joined

  • Last visited

Everything posted by FLTI


  1. Кронштейн понятно, но если разъёмы на нём сильно дёргать, то плата может быть неустойчива. К тому же по формальному признаку ( плата стала ведь PCIe x 16 ) плата сможет забирать со слота 4.4А по + 12V, а не 2.1А если бы она была в формате PCIe x 4.
  2. Ну тогда наверное коммутатор в виде схемы с буферами с третьим состоянием и объединёнными выходами - это наилучший вариант, чтобы обезопаситься от спуров.
  3. Подскажите пожалуйста, где купить пассивные радиаторы ( heat sink ) с пластиковыми защёлками на 2-х углах ( по диагонали ) для корпуса BGA324 ( размеры корпуса 19 мм х 19 мм )? Part number конечно не знаю, полазил по DigiKey, ничего подходящего не нашёл :(
  4. Хм, но в серии NC7SZxx нет коммутатора 4 -> 1 и джиттер в их даташитах нигде не упоминается. Если он действительно низкий, т.е есть чем гордиться, то должен был бы быть указать ...
  5. Неиспользуемых тактовых в смысле не выбранных в данный момент в коммутаторе?
  6. У меня такой же вопрос - Чем коммутировать клоки с малым джиттером? MegaVolt, На чём в результате остановились?
  7. Поясните тогда пожалуйста вот что. Если смотреть на графику соединений в QSYS, то получается, что если к reset epcs_flash у Вас подключено два ресета: общий для всех компонентов системы и с вывода jtag_debug_module_reset NIOS-а, то ресет с вывода jtag_debug_module_reset NIOS-а по графике QSYS окажется подключенным и к общему ресету для всех остальных компонентов системы, т.е jtag_debug_module_reset NIOS-а будет сбрасывать и все остальные компоненты системы. Или это не так?
  8. То есть теперь к reset epcs_flash у Вас подключено два ресета: общий для всех компонентов системы и с вывода jtag_debug_module_reset NIOS-а?
  9. Когда у Вас была проблема с прошивкой,то что было подключено к reset epcs_flash?
  10. Расскажите, что сделали, что заработало по включению питания? И почему до этого работало только после принудительного сброса системы после включения питания? Почему? Там ошибка или иная причина?
  11. Отвечу себе сам. Забыл завести связь от Instruction Master от NIOS к EPCS-контроллеру. Перед п. 13 действительно стоило бы указать все связи между элементами!
  12. Если вручную в Assignments > Devices > Device and PinOptions выставить "USE AS REGULAR IO", то они появятся в .qsf: set_global_assignment -name RESERVE_DATA0_AFTER_CONFIGURATION "USE AS REGULAR IO" set_global_assignment -name RESERVE_DATA1_AFTER_CONFIGURATION "USE AS REGULAR IO" set_global_assignment -name RESERVE_FLASH_NCE_AFTER_CONFIGURATION "USE AS REGULAR IO" set_global_assignment -name CYCLONEII_RESERVE_NCEO_AFTER_CONFIGURATION "USE AS REGULAR IO" set_global_assignment -name RESERVE_DCLK_AFTER_CONFIGURATION "USE AS REGULAR IO" А если в Assignments > Devices > Device and PinOptions вручную не выставлять "USE AS REGULAR IO" , а задать все 5 вышеперечисленных строчек вручную в .qsf, то строка set_global_assignment -name RESERVE_DATA0_AFTER_CONFIGURATION "USE AS REGULAR IO" в .qsf исчезает. Возможно это особенность Q 12.1.
  13. Это я всё видел, но в моём конкретном случае для моего размера .jic файла - почему бы не применить Active Serial + CLKUSR с DCLK=40МГц если по расчёту суммарное время конфигурирования получается меньше 100 мс ? Или я что-то не учитываю?
  14. Зажать с помощью какого сигнала? Вы такое пробовали делать на практике?
  15. Есть ли кого-нибудь успешный практический опыт конфигурирования PCIe-платы на базе CycloneIV GX + EPCS по схеме AS? Например, у меня компрессированный файл .jic имеет размер 3.200.000 бит. Если вопреки вышеприведённой рекомендациии Альтеры всё-таки использовать конфигурацию AS и если использовать режим CLKUSR с DCLK=40МГц от внешнего генератора ( т.к иначе DCLK может оказаться в среднем 33МГц ), то передача непосредственно компрессированного битстрима займёт 3.200.000 х ( 1 / 40 МГц ) = 80 мс. То есть в запасе на tRAMP + tPOR остаётся 100-80=20 мс. А поскольку tRAMP + tPOR=12 мс, то реальный запас 20 - 12 = 8 мс. Достаточно ли такого запаса, чтобы плата успешно опозналась на любом ПК с PCIe слотом?
  16. Правильно ли я Вас понял, что строки в .qsf: set_global_assignment -name RESERVE_DATA0_AFTER_CONFIGURATION "USE AS REGULAR IO" set_global_assignment -name RESERVE_DATA1_AFTER_CONFIGURATION "USE AS REGULAR IO" set_global_assignment -name RESERVE_FLASH_NCE_AFTER_CONFIGURATION "USE AS REGULAR IO" set_global_assignment -name RESERVE_DCLK_AFTER_CONFIGURATION "USE AS REGULAR IO" set_global_assignment -name RESERVE_nCEO_AFTER_CONFIGURATION "USE AS REGULAR IO" из исходного состояния по умолчанию: делают ? То есть нужно сделать что-нибудь одно - или вручную в Assignments > Devices > Device and PinOptions выставить "USE AS REGULAR IO", или оставить там по умолчанию, но тогда в в .qsf задать их "USE AS REGULAR IO" ? P.S. Почему-то Квартус сразу после начала компиляции выкидывает из .qsf строчку set_global_assignment -name RESERVE_DATA0_AFTER_CONFIGURATION "USE AS REGULAR IO" Может быть потому что ранее в .qsf была строчка: set_instance_assignment -name DATA0_PIN ON -to epcs_data0 в которой уже было DATA0?
  17. Я тоже столкнулся с тем, что фиттер на это ругается. А надо ли цеплять на на EPCS контроллер все ноги, идущие на EPCS? Похоже, что не надо, они цепляются Квартусом автоматически. Вот что об этом написано в Embedded Peripherals IP User Guide, раздел 5. EPCS Serial Flash Controller Core. Там сказано, что основной способ - это использовать dedicated pins как они есть, а не назначать их как "Regular IO": The Altera EPCS configuration device connects to the FPGA through dedicated pins on the FPGA, not through general-purpose I/O pins. In all Altera device families except Cyclone III and Cyclone IV, the EPCS serial flash controller core does not create any I/O ports on the top-level SOPC Builder system module. If the EPCS device and the FPGA are wired together on a board for configuration using the EPCS device (in other words, active serial configuration mode), no further connection is necessary between the EPCS serial flash controller core and the EPCS device. When you compile the SOPC Builder system in the Quartus II software, the EPCS serial flash controller core signals are routed automatically to the device pins for the EPCS device. Если это действительно так, то у меня такой вопрос. Я весь проект делаю в .bdf и из QSYS использую .bsf. Как мне тогда правильно воспользоваться вышеприведённым абзацем из описания по EPCS Serial Flash Controller Core? Просто оставить пины EPCS-контроллера не подключенными даже без подвода к ним символов Input и Output? И назначать ли в .qsf конкретные пины для контактов EPCS-контроллера? Но тогда ( как было сказано выше ) будет ругаться фиттер .... Как правильно поступить? А вот в альтернативном варианте с назначением как "Regular IO" действительно все ноги, идущие на EPCS, надо цеплять на EPCS контроллер: You, however, have the option not to use the dedicated pins on the FPGA (active serial configuration mode) by turning off the respective parameters in the MegaWizard interface. When this option is turned off or when the target device is a Cyclone III or Cyclone IV device, you have the flexibility to connect the output pins, which are exported to the top-level design, to any EPCS devices. Perform the following tasks in the Quartus® II software to make the necessary pin assignments: ■ On the Dual-purpose pins page (Assignments > Devices > Device and Pin Options), ensure that the following pins are assigned to the respective values: ■ Data[0] = Use as regular I/O ■ Data[1] = Use as regularr I/O ■ DCLK = Use as regular I/O ■ FLASH_nCE/nCS0 = Use as regular I/O ■ Using the Pin Planner (Assignments > Pins), ensure that the following pins are assigned to the respective configuration functions on the device: ■ data0_to_the_epcs_controller = DATA0 ■ sdo_from the_epcs_controller = DATA1,ASDO ■ dclk_from_epcs_controller = DCLK ■ sce_from_the_epcs_controller = FLASH_nCE Именно этот вариант судя по всему и использовали alexPec и torik и проблем не было? Как лучше поступить? 1-й вариант рекомендуется Альтерой как основной, но по нему есть вопросы. 2-й вариант рекомендуется Альтерой как вторичный, но по нему вроде бы всё ясно? Вообщем, хотелось бы разобраться в этом вопросе. И ещё, какой из этих 2-х вариантов подходит для случая, когда в EPCS хранится и конфигурационный файл для схемы AS, и программа для NIOS? P.S. Напоминаю, что речь идёт о Cyclone IV.
  18. Из-за чего может быть, что в пункте 12 статьи "Загрузка программы из EPCS флеш памяти" вектор сброса не удаётся указать на EPCS? Его нет в pull-down меню , хотя в системе QSYS он задан. Кстати, я использую не SOPC Builder, а QSYS. Но дело наверное не в этом? В качестве замечания - перед п. 13 стоило бы указать все связи между элементами. И ещё вопрос: EPCS Serial Flash Controller и Serial Flash Loader - это одно и тоже в смысле того, что описано в этой статье? У Вас описан EPCS Serial Flash Controller, но ведь Serial Flash Loader вроде бы делает то же самое , что и EPCS Serial Flash Controller. В чём в двух словах в них отличие?
  19. Вот здесь http://electronix.ru/forum/index.php?showtopic=57150 говорится о том, что якобы с M25P40 от Micron есть проблемы. Или нет проблем?
  20. В чём была проблема - в M25P40 производства Micron, в мегафункции или в чём-то ещё? Как себя показали M25P40 от STM? P.S.Меня интересует режим AS с 40 MHz Internal Oscillator.
  21. На что тогда рассчитывает Альтера назначая цену на EPCS4 в 10 раз выше, чем стоит M25P40? Это хоть чем-то обосновано? Предыдущий пост был от 2009 года. С тех пор ничего не изменилось? В последних Квартусах ( например в 12.1 ) вместо EPCS4 по-прежнему можно использовать M25P40? P.S.Меня интересует режим AS с 40 MHz Internal Oscillator.
  22. Подскажите пожалуйста тогда , как это сделать? В Settings | ..... | Temperature это не удаётся сделать.
  23. Это не столь большое добавочное время если использовать FAST POR: FAST POR + ( время между CONF_DONE и INIT_DONE ) = 3мс + 0,65 мс = 3,65 мс ( данные взяты из Cyclone IV Device Handbook ). Больше ничего не добавляется к непосредственному времени загрузки из EPCS в ПЛИС в режиме AS? Напомню, что мне нужно выполнить PCIe wake-up time =100мс, поэтому надо всё точно учесть.