Jump to content

    

druzhin

Свой
  • Content Count

    305
  • Joined

  • Last visited

Community Reputation

0 Обычный

About druzhin

  • Rank
    druzhin
  • Birthday 03/17/1974

Старые поля

  • Vkontakte
    Array
  • G+
    Array

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Recent Profile Visitors

3333 profile views
  1. Я не понял в чем проблема. У всех работает IMPACT x64 уже при применении первого батника. Винды тоже Win 10 x64.
  2. В верилоге любой сигнал может быть объявлен в любом месте. Но! Использовать этот сигнал можно только после его объявления.
  3. После батника все 64-битные приложения из ISE работают как родные под 64-битной Win10. По вашей ссылке это только одна строка из моего батника, которая не решает всех проблем. Батник Xilinx for Win10 - LabTools.bat вам не нужен, он только для голой установки Programming Tolls из отдельного дистрибутива. Например такое ставят на производстве, чтобы прошивать готовые изделия.
  4. Вы не поняли. На оф сайте и на всех форумах заменяется гораздо меньше файлов чем у меня. Impact запускается 32-битный и через задницу, через запуск какой то утилиты с ограниченными настройками и функциями. -------- Мне известны эти документы: Xilinx ISE 14.7 installation instructions for Windows 10 https://www.micro-nova.com/xilinx-ise-win10/ Xilinx ISE installation problem on windows8 Release Preview https://forums.xilinx.com/t5/Installation-and-Licensing/Xilinx-ISE-installation-problem-on-windows8-Release-Preview/td-p/245650 ISE Install - Guide to Installing and Running ISE 10.1 or 14.7 on a Windows 8.1 or Windows 10 machine https://www.xilinx.com/support/answers/62380.html В них решение проблемы половинчатое. Остаются какие то глюки. Impact запускается через попу, через какую то фоновую утилиту-сервер. Весь коллектив жаловался и ругался. Вечно какие то сложности с прошивкой устройств на обьектах. Я по аналогии допилил дальше.
  5. Я использу файлы-хедеры так. Вот строчка из верилог-модуля: `include "../RTL/_head/config_format.vh" После include прописан хедер с путем относительно файла проекта Synplify *.prj. Больше этот файл *.vh нигде никак не обьявляется и в проект не вставлен.
  6. Заработало! Я счастлив. ICAP_SPARTAN6 ICAP_SPARTAN6 ( .CLK ( CLK ), // <- .CE ( icap_c ), // <- .WRITE ( icap_c ), // <- .BUSY ( ), // -> .I ( icap_i ), // <- [15:0] .O ( )/* synthesis syn_noprune=1 */);// -> [15:0]
  7. Этой инфы в интернете еще нет! Я это сделал сам, давно, года три назад. Проверено на многих компах. Как запустить Xilinx ISE под Win 10 x64. 1. Поставить ISE. 2. Выполнить Xilinx for Win10 Action 0.bat 3. Всё должно работать! Impact надо использовать 64-битный, он работает как есть, сразу. Impact_x64.bat - это батник для запуска импакта, который гасит надоедливое ненужное окошко CMD. 4. Если что то не работает, то выполнить Xilinx for Win10 Action 1.bat (ни разу не приходилось). 5. Если что то опять не работает, то выполнить Xilinx for Win10 Action 2.bat (ни разу не приходилось тем более). 6. Батники с именами Res... откатывают назад выполнение соответствующих батников с именами без Res. 7. Батник Xilinx for Win10 - LabTools.bat надо выполнить при голой установке Импакта без всего остального ISE (Programming Tools). Полностью в прикрепленном архиве. ISE for Win10x64.7z
  8. Xilinx, Spartan6, Synplify, ISE. Я использую библиотечный модуль ICAP, который нужен для управления прошивками в конф флешке. Его инстанцирование выглядит так: ICAP_SPARTAN6 ICAP_SPARTAN6 ( .CLK ( CLK ), // <- .CE ( icap_c ), // <- .WRITE ( icap_c ), // <- .BUSY ( ), // -> .I ( icap_i ), // <- [15:0] .O ( ));// -> [15:0] Оптимизатор в Synplify удаляет нахрен этот ICAP, потому что в инстансе не используются выходы. В реальности этот ICAP присоединен к загрузочной флешке и еще к каким то кишкам внутри контроллера загрузки fpga, и очень нужен. Но синтезатор это не видит, дурак он.. Мне приходится использовать выход BUSY, тянуть его по проекту и подключать куда то, где он почти не будет мешать и не сможет оптимизироваться в никуда. Должно же быть более изящное решение! Я знаю, есть директивы /* synthesis syn_keep = 1 syn_preserve = 1*/. Я уже делал так, не помогло: ICAP_SPARTAN6/* synthesis syn_keep = 1 syn_preserve = 1*/ ICAP_SPARTAN6/* synthesis syn_keep = 1 syn_preserve = 1*/ ( .CLK ( CLK ), // <- .CE ( icap_c ), // <- .WRITE ( icap_c ), // <- .BUSY ( ), // -> .I ( icap_i ), // <- [15:0] .O ( ));// -> [15:0] Что делать? Спасите.
  9. У меня норм работают моделсимы 2019.2 и 2019.4. У меня xilinx ISE, вы сделайте по аналогии. Я компилирую библиотеки таким бат-файлом. Два варианта, для mti_se и questa. %Xilinx%\bin\nt64\compxlib -s mti_se -64bit -arch fpga -lib all -l all -dir %MODEL_TECH%\..\Xilinx\ -p %MODEL_TECH%\ -log compxlib.log -w %Xilinx%\bin\nt64\compxlib -s questasim -64bit -arch fpga -lib all -l all -dir %MODEL_TECH%\..\Xilinx\ -p %MODEL_TECH%\ -log compxlib.log -w Перед компилировании библиотек в <install_dir> моделсима надо поместить файл compxlib.cfg. Файл присоединен к коменту. В 16 и 17 строке файла надо выбрать тип моделятора: mti_se или questa. Если этот файл создастся сам - он будет глюкавый, с паразитными командами -novopt. compxlib.cfg
  10. Сделайте переменную среды MGLS_LICENSE_FILE с путем до лицензии.
  11. Всё что красное - проинициализировать. Например: reg [31:0] bus; reg bus_en; initial {bus, bus_en} = '0;