Jump to content

    

likeasm

Участник
  • Content Count

    203
  • Joined

  • Last visited

Community Reputation

0 Обычный

About likeasm

  • Rank
    Местный

Recent Profile Visitors

2923 profile views
  1. У fft выход будет fix20_19, у cordic вход fix20_18. Вам надо будет арифметический сдвиг сделать на разряд вправо.
  2. БМК наше все Не помню на сколько миллионов вентилей предлагали БМК, но цена была не меньше рубля за вентиль.
  3. xilinx fft работает с комплексными числами, хотите увидеть магнитуду, тогда либо вычисляйте sqrt(I^2 + Q^2), либо используйте ядро cordic в режиме трансляции I + Q => Mag + Phase. Для симуляции можно использовать цепочку из ядер DDS => FFT => Cordic
  4. Язык не имеет значения, Формат с фиксированной точной, старший 14 бит знаковый(Signed), 13 оставшихся бит дробная часть (Fractional Bits).
  5. У меня этот чип заливается по SPI при даже при PDWN=1, хотя это не логично.
  6. ad9680_spi_write(spi, 0x000, 0x81); // RESET mdelay(5); ad9680_spi_write(spi, 0x001, 0x01); // RESET mdelay(1); это от сюда https://github.com/analogdevicesinc/linux/blob/5aa17b17e38993387ccc343daaf11388a12d7cdc/drivers/iio/adc/ad9680.c
  7. 1. Попробуйте FIR симулировать в связке с DDS, может там чего-то отловите. 2. У вас 30 бит выходные данные, старшие разряды не потеряли?
  8. Мы физику от брали от Xilinx, а логику от Analog Devices. Совладать с физикой от Analog Devices не получилось быстро, а потом это стало не надо уже. Посмотрите модуль управления физикой у нас он назывался axi_adxcvr, там были параметры Out Clk Sel, Qpll Enable, Sys Clk Sel, может это вам поможет.
  9. Спасибо! Дело не только в dbg_hub, сам ila тоже отваливается. На другой клок не получится, принимаю данные от АЦП через GTH, а дальше на JESD. Мыль про fifo проскакивала, но мне казалось, что должен быть механизм перезапуска ila из vivado. Буду городить фифо.
  10. Доброе утро! Работаю на Vivado 19.1 с xilinx ku115. Использую несколько ila для отладки проекта. После прошивки проекта не определяются анализаторы. Раскопал, что dbg_hub у меня цепляется к clock'у 250Mhz от внешней PLL, данный clock при старте ПЛИС отсутствует. При подачи clock'а и выполнения команды Refresh Device, анализаторы не всегда определяются. Также вылетает ошибка [Labtools 27-3428] Ila core [hw_ila_4] clock has stopped. Unable to arm ILA core. Лечится реконфигурацией ПЛИС. Есть ли способ оживить или перегрузить анализаторы менее радикальным способом?
  11. В лампочке ise, для spartan6 есть аппаратный примитив startup и него можно дернуть как раз тот самый клок, но он очень не качественный.
  12. Разобрался, в самописной библиотеке был данный параметр.
  13. Не могу установить параметры глобального сброса для сброса триггеров в симуляции modelsim, куда прописать нужно два параметра INIT_REGS и GLOBAL_RST_TIME?