Jump to content

    

Pechka

Свой
  • Content Count

    144
  • Joined

  • Last visited

Community Reputation

0 Обычный

About Pechka

  • Rank
    Частый гость

Контакты

  • Сайт
    http://
  • ICQ
    0

Информация

  • Город
    Москва
  1. Цитата(ELVEES R&D Center @ Dec 1 2016, 19:05) Добрый день! Оценка производительности одного DSP-ядра ELcore-30M при реализации КИХ-фильтра приведена в приложенном файле. В микросхеме 1892ВМ15АФ кластер из двух ядер ELcore-30M. Дополнительно хотелось бы отметить, что в составе микросхемы есть блок аппаратных ускорителей функций БПФ и сжатия JPEG. Описание известных ограничений отдельных блоков приведено соответствующих разделах технических описаний. Например, ограничения конвейера DSP-ядра ELcore-30M приведены в разделе 7.7 документа «DSP-КЛАСТЕР DELCORE-30М. АРХИТЕКТУРА. DSP-ЯДРО ELCORE-30М» - http://multicore.ru/mc/data_sheets/Manual_...-30M_031210.pdf Также обращаем ваше внимание на документ «Рекомендации по проектированию принципиальной электрической схемы» и другие общие документы в разделе «Техподдержка->Документация->Цифровые сигнальные процессоры» на нашем сайте. Добрый день, а пример реализации есть, чтобы все могли это проверить, пусть и в симуляторе? Кроме того, в ВМ15 используется ELcore-30MH, а не ELcore-30M и памяти в нём только половина, но никто об этом не говорит.
  2. Добрый день! Кто-нибудь сталкивался с необходимостью приема данных АЦП 16 разрядов напрямую в процессор серии мультикор по параллельной шине? Какие для этого есть варианты и их ограничения?
  3. Слой Signal Layer. В некоторых местах совершенно ни к чему минимизировать зазоры, а механически металлизация получается прочнее.
  4. Подскажите, пожалуйста, не появляются ободки на внутренних слоях Не делаются площадки на внутренних слоях для Via, Pad (multilayer), причем это независит от настроек формы и всего остального на внутренних слоях. На верхнем и нижнем слоях пятачки имеются, а на внутренних - только если есть подключение. Как настроить, чтобы пятачки появлялись на всех слоях?
  5. Цитата(Владимир @ Oct 29 2013, 21:07) Из PCB Project/Component link отлинкуйте компоненты Пролинковал 426 из 460 компонентов (остальные позже вручную исправлю - в PCB развалились на пады). Попытался обновить схематику - почему-то в ECO было редложено добавить 50 пинов к одной из цепей и больше ничего. Но при выполнении - даже этого сделать не удалось - красные крестики.
  6. Цитата(Владимир @ Oct 29 2013, 14:22) А номер листа, координаты, поворот кто скажет программе? Или все в кучу валить? Вот раставьте из библиотеки и свяжите с PCB. Остальное (нужными designator-ми и подцепил к ним нетлэйблы на схеме) она сделает т.е. когда после импорта на выходе у меня получилась схема с правильными УГО(включая футпринты - вручную подправил), я могу удалить все связи и сделать Update schematic ... из редактора PCB и он сам подвесит на все нужные пины нужные цепи?
  7. Цитата(Владимир @ Oct 29 2013, 12:47) сгенерировать можно только Netlist и подгрузить в схему. А так как неоткуда брать УГО, То их там и не будет Если вы сами на схему нарисуете и поставите УГО и свяжете их с Footprint на PCB то ECO пройдет нормально А если у меня уже есть библеотека с УГО, которым поставлены футпринты (эту часть удалось корректно воссоздать), можно ли чтобы он их автоматом понаставил с нужными designator-ми и подцепил к ним нетлэйблы на схеме? Пуская выглядит коряво, но функционально будет рабочим вариантом...
  8. Цитата(Владимир @ Oct 28 2013, 20:54) Так что вы хотите от AD, если оригинал кривой. Хотя: -Метки цепей разъезжаются, часть становится текстом. ==> выделить текст и вставить как Netlabel - -Часть символов отображается некорректно - размеры канта и надписей разъезжаются. Тут молитесь--- делайте из проекта библиотеку, правьте там и обновляйте на схеме. многое можно поправить -Часть пересечений проводников теряет соединение ==> тут ничего кроме глаз и ручной правки не поможет и вставить как Netlabel -Множество пинов не попадает в wire, подключеный к нему и получаются висящими в воздухе ==> попробуете поставить все в сетку исходной схемы. Может поможет подключить не подключенное/ Совместно с мправкой библиотеки-- поможет. Но начинать с сетки -Часть компонента может потеряться (например, питание у логических ИС) --> может. Но это нужны правильно сделанные компоненты в исходном проекте (PCAD). То есть править там. Хотя все проблемы идут оттуда Я хотел сгенрировать схему из PCB, который импортировался достаточно корректно, чтобы можно было его вручную скорректировать. Если бы я разбирался в PCAD 8.7, мне бы не требовалось всё перетаскивать в AD. Собственно вопрос тот же - как сгенерировать схему по PCB?
  9. Цитата(Spartak @ Oct 28 2013, 19:37) А в P-CADе каков промежуточный результат. Скорее всего его-то и надо править и править. И, второе, правильно ли в P-CAD "втягиваются" контактные площадки? В P-CADе 2004 результат такой же как в AD. Какая разница, в каком редакторе править, если промежуточный результат имеет такое же количество ошибок, что и "конечный"? Контактные площадки в PCB "втягиваются" нормально. Там в зависимости от опций импорта можно добиться чтобы только полигоны развалились, остальное корректно. Проблема именно со схемой, пока представляется малореальным её импортировать, а перерисовать - ещё хуже, поскольку она достаточно большая.
  10. Цитата(Алексей Сабунин @ Oct 28 2013, 12:45) А что за ошибки возникают в схемах? Нельзя ли пример, и немного подробнее о том, как делаете импорт из P-CAD 8.7. Ошибок масса: -Метки цепей разъезжаются, часть становится текстом. -Часть символов отображается некорректно - размеры канта и надписей разъезжаются -Часть пересечений проводников теряет соединение -Множество пинов не попадает в wire, подключеный к нему и получаются висящими в воздухе -Часть компонента может потеряться (например, питание у логических ИС) Импорт делаю следующим образом: 1. PCAD 8.7 сохраняю в PDIF (предварительно разделяю на листы нужного размера всю схему. 2. В PCAD 2004 делаю File->PDIF in 3. Сохраняю в ASCII формате 4. Импортирую в Altium Designer
  11. При экспорте проектов из PCAD 8.7 в схемах возникает огромное количество ошибок, при этом PCB перетаскивается нормально (за исключением полигонов). Как можно сгенерировать схему из PCB документа (там указаны все названия цепей, компоненты, номиналы и т.д.)?
  12. Добрый день! Возникла очередная сложность после импорта проекта из PCAD в Altium. На схеме провода подходят к пинам, но соединения не образуют, видимо, из-за микроскопических отличий в координатах. Если нажать мышкой на точку предполагаемого соединения - оно тут же подцепляет провод к пину. Однако, ввиду того, что пинов несколько тысяч на схеме, возникло желание автоматизировать сей процесс. Какие есть варианты решения такой проблемы? Можно ли написать скрипт, который это сделает или нужно вручную? Если скрипт, то подскажите, пожалуйста, куда смотреть, чтобы разобраться.
  13. Цитата(Владимир @ Sep 2 2013, 19:33) На русскоязычном форуме Пример проекта с подробным описанием перехода из P-CAD в Altium Designer 2013, можно скачать здесь. Спасибо большое за ссылочку. Однако, в этоп описании не указана ошибка смены цепей полигонов на No Net, только перемешивание порядка заливки. Замечено следующее: если сохранять не ASCII файл а PDIF и уже его втягивать в Altium, то полигоны импортируются корректно, а вот некоторые отверстия и первые пины штырьевого разъема (квадратный, вместо круглого) получаются некорректными.
  14. Уважаемые форумчане! Необходимо сделать импорт PCB проекта из PCAD-2004 в Altium Designer (использую версию 9.3). Для этого я сохраняю разводку в формате PCAD ASCII и импортирую визардом в AD. Однако, возникает проблема: все полигоны становятся No Net. Кто сталкивался и решал подобную проблему? Заранее спасибо!