EugeneS

применял, работает

Сейчас проверил в Modelsim STARTER EDITION 10.5b, все на месте. simulation configuration - это не меню а часть проекта в Modelsim, оно создается так: "add to project" -> "simulation configuration"

Выбрать simulation configuration -> properties -> libraries -> add

Жалко что нет дешевого разъема под SOM. Но это и понятно - надо много пинов + signal integrity.

1. Для Cyclone 10 GX поддержка DDR3 прямо заявлена а для Cyclone 10 LP нет 2. Из общения с альтеровцами. Впрочем тут возможно ответ был о hard core а на soft core что-нибудь заведется, но учитывая что в Cyclone 10 LP нет IOPLL врядли. :smile3046: Альтеровские визарды защищать не хочется, а вот библиотека примитивов и блоков у Альтеры нормальная. Для меня использовать примитив типа ALT_INBUF_DIFF - экзотика, а вот вставить dcfifo проще чем генерить визардом или описывать в коде.

Cyclone 10 LP: + внезапно больше I/O - видимо полная #опа с поддержкой DDR

Насколько я помню, сам ксалинкс тупо читает флеш пока не остановят, поэтому на размер флеши ему наср... А вот всякие soft CPU, remote update и другие умники очень любят проверять тип флеши. И есть еще напряжение. Уже натыкался когда надо 2.5V а не доступно к заказу.

Не хочу открывать новую тему, из альтернативных поставщиков (STMicroelectronics, Macronix, SST, Spansion, Winbond...) SPI Flash кто-нибудь живой? С гарантией поставок на несколько лет вперед? Кстати, что по поводу флешек у соседей (Xilinx)?

Ждем гигабайтные прошивки ? "New Boot Device Support: NAND: MT29F2G08AB" Сам напутал сам и отвечаю - это вероятно для Linux в основном

Здесь System Console напрашивается

Лучше multiboot встроить. В свое время он мне крови попил...

Зачем же хаять? У Альтеры были Excalibur EPXA1, EPXA4, EPXA10. Впрочем их тоже пачками не скупали.

Спасибо. Кстати уже в Q2 2017 обещают поддержку Cyclone 10 LP в Quartus 17.0 + Evaluation board.

Неужели Cyclone 10 LP не позволяет DDR? Даже в Cyclone IV был DDR2.

Какой Spansion? Теперь только Cypress.

https://forums.xilinx.com/t5/7-Series-FPGAs...4-2/td-p/651844

В ALTMEMPHY была жесткая привязка к IP клоку, в UniPHY Avalon не только шина но и бридж. При записи желательно использовать клок кратный afi_clk. "To ensure reliable data transfer between clock domains, the Avalon clock period must be an integer multiple of the AFI clock period, and the phases of the two clocks must be aligned."

По моему AFI для PHY а не для юзера. Хард-контроллер Arria V GX до 40bit.

Посмотри разницу между AFI clock domain и Avalon clock domain

Кстати по поводу мультимедии, что-то в списке интерфейсов видео выхода не видно.

У соседа была точно такая картина, когда отвалился floating license сервер

По направлению к float/fixed, есть в VHDL-2008.

Именно вычислительный сервис. В качестве бонуса возможно появится рядом с GPGPU поддержка софтом FPGA-акселераторов.

Видимо автор топика напоролся на один из IP типа PCIe, где сразу цепляют синхронизацию с QSys.

Личный опыт: с несколькими инстансами проблем не бывало, а вот когда надо одну большую простыню глубиной 8K или 16K, начинают лезть пульсы, причем сигналы в том-же клоке и почти константы.