vetal

Если одно прерывание - можете урезать самостоятельно базовый обработчик до нужного вам уровня. Сохранять и восстанавливать регистры все равно надо будет скорее всего. Чтобы ускорить обработку - сделайте память двухпортовой и присоедините ее через порты itcm и dtcm. Также можно поднять тактовую частоту - 100МГц для вашего примера не предел. Посмотрите на задачу с другой стороны. Возможно, что простейшая предобработка и небольшая буферизация на порядки снизят требования к прерываниям. Найдите свой компромисс между железом и софтом :)

По моему вы сравниваете твердое с горячим! :)

Вам лучше взять signaltap и посмотреть. Burst на шине не есть тоже самое что burst в микросхеме памяти. Это непрерываемая последовательность простейших транзакций. Контроллер их получит как несколько подряд идущих простейших обращений и не будет лишний раз переключаться. В нем уже есть свое маленькой fifo для чтения и для записи. Надо сильно постараться чтобы это заметить при наличии кэша. По поводу того, что он там делает лучше спрашивать в суппорте.

Это будет говорить о том, что каждый порт сможет по 8 раз непрерывно обратиться к памяти. Burst - это тип транзакции. Например: у мастера 1 burst=8, у мастера 2 простые транзакции, арбитраж настроен как 2-3. Доступ будет таким: мастер 1 прочитает 2 раза по 8 единиц данных, потом мастер 2 прочитает 3 раза по 1единице данных и так по кругу.

В том-то и дело, что не с каждым. Там все вперемешку идет, например при установках арбитра 1 на инструкции и 1 на данные доступ будут получать по очереди 2 мастера, что понесет значительную потерю производительности. С вurst он считает burstcount с минимальной задержкой.

Да. Можно делать периферию, которая сама будет все делать, складывать в память и выдавать прерывание, когда данные уже готовы к обработке. На больших частотах это уже не от контроллера зависит, физические параметры(задержки) галочками в квартусе не поправишь :(

Не занимают. Когда они большие - увеличивается количество логики, что ведет к снижению тактовой. Процессор получает данные по тому адресу, по которому его запросил. Все особенности памяти учитывает ее контроллер. Процессору(мастеру) все равно какая там память on-chip, srdm, sdram, ssram. Для него это просто ячейка в адресном пространстве. Это уже зависит от того насколько навороченный контроллер. Без кэшей придется ждать. С кэш памятью - она постепенно заполнится и на циклах код будет браться уже из кэша. Со стандартным контроллером процессор вполне справляется с расчетами на плавающей точке без аппаратных ускорителей, тактовая небольшая - 80МГц(CL3, на CL2 мешают большие значения setup/hold у памяти). В своей системе я больше оптимизировал процесс сбора информации, с целью снижения нагрузки на слабое место - прерывания.

Да, проца, но не обязательно его. Процу разбираться не надо - мосты для него прозрачные. Пример: Постройте систему с 30 UART - для них потребуется очень много декодеров(арбитров), с помощью pipeline bridge можно их вынести с шины проца на отделенную шину(шины), где и будут расположены их арбитры. cpu+srdam+epcs+jtag-uart+30uart+10spi =43 арбитра, которые можно сократить до cpu+sdram+pipeline_bridge1(epcs+jtag-uart+10spi) + pileline_bridge2(30 uart) = 3 арбитра на шине проца+12 арбитров на шине после pipeline1 + 30 арбитров на шине после pipeline2. Так де можно поступать и в отношении мастеров : вместо одного большого арбитра для sdram c помощью мостов разбить на несколько более мелких.

Он нужен для оптимизации декодирования шины и обратных связей. При наличии большого количества слейвов это может поднять Fmax. Примерно такой же принцип у fifoed bridge. Путем вынесения низкочастотной периферии можно поднять fmax.

Да. Да. Старайтесь делать так, чтобы минимальный объем информации был кратен ширине шины памяти с выравниванием.

Чем меньше объем - тем выше цена. Разница может достигать сотен раз. Вам будет дешевле взять человека на полную ставку и согласовывать с ним вашу документацию до запуска в производство(конструирования). Срок поставок комплектации достигает 6 мес и более. Вы должны это учитывать и планировать свои потребности заранее.

Есть соединители специально предназначенные для печатного монтажа : http://www.uzes-iset.ru/cgi-bin/catalog/vi...made=&form=, http://www.uzes-iset.ru/cgi-bin/catalog/vi...made=&form=

Попробуйте запросить у производителей: http://www.oao-es.ru/fr/catalog/ec/cilindr_rmgd.htm http://www.zavodatlant.ru/template.php?parce=round&id=1 Т.к. данная информация не является необходимой для применения данных разъемов - она может отсутствовать даже в ТУ.

Хех...Для начала можно истребовать у него заверенный перевод официальной документации... Я надеюсь, что от вас не требуют изготавливать макет за свой счет? Ссылка на модуль, реализующий нужные функции : http://www.slscorp.com/pages/ipusb20srsls.php

http://www.altera.com/products/devices/cyc...3-overview.html http://www.altera.com/literature/lit-cyc3.jsp http://www.arrownac.com/offers/altera-corporation/bemicro/ (готовая реализация по вашим вводным) Количество пользовательских выводов у вас небольшое. Логики для ваших задач хватит за глаза. Достаточный объем внутреннего озу позволит реализовать систему с использованием софт процессора(если это пригодится). Можно и на MAXII сделать, но там меньше обходных маневров.

Да. Это самый простой вариант. Можно и внутри ПЛИС реализовать контроллер при наличии внешней микросхемы сериализатора/десериализатора. Практический смысл реализации контроллера USB в ПЛИС для вашей задачи стремится к нулю.

Система достаточно простая: FT232R(FTDI, микросхема usb-uart)+EP3C5(Altera). Нужную МПС сможете собрать в SOPC Builder из стандартных компонентов.

http://com0com.sourceforge.net/

По моему тут ничего разрабатывать не надо. Ставится пром. PC с установленным на ней софтом и используется по RDP.

Тогда ставьте 2 таких http://www.micron.com/products/partdetail?...M16LFBF-75%20IT или 2 таких http://www.micron.com/products/partdetail?...2M16A2P-75%20IT чипа в зависимости от потребностей. Можете такие-же у других производителей поискать, но на сколько я помню мои изыскания показали что у микрона самый широкий индастриал.

2yes: Ковыряйтесь с настройками bsp. Возможно, что что-то не так указали. Долго пытался разобраться почему программа криво работала под SBT, хотя на бете(8.0) все отлично работает. Все оказалось просто - я немного правил HAL под свои нужды, а тут этих изменений в файле не было.

Сделайте небольшую этажерку из sdram чипов - будет вам память меньшей площади. Обойдется это дешевле покупки указанного вами выше чипа раз в 100 :) Или переходите на DDR*

http://www.micron.com/products/partdetail?...4M32B2TG-7%20IT

OSInit вызывает HAL до передачи управления main. Вы его повторно, получается, вызвали.

Мне 24" TN монитор не понравился после опыта общения с 20" и 26" IPS. Цвета какие-то неестественные после IPS.