Jump to content

    

Halfback

Участник
  • Content Count

    385
  • Joined

  • Last visited

Everything posted by Halfback


  1. Прошу помоши в создании файла SDC Читал-перечитывал TimeQuest для чайников но всё равно не могу догнать вроде как простых вещей. В проекте есть блок, который из входной частоты 120МГц делает другую частоту 20Мгц. Блок описан на Verilog, там по сути деление частоты на 6. Далее 20МГц расходиться на несколько других блоков. ВОпрос - как правильно описать эти 20МГЦ в sdc? Вот такую запись не воспринимает и пишет ошибку: create_clock -name "clkD" -period 20MHz -source [get_registers {clkconv:inst50|clkout}]
  2. Nick_K, трудно поспорить с перечисленными Вами пунктами. Пока мне не очень понятно насколько корректно будет работать описание внутри posegde и negedge если их засунуть в один posegde. Надо проверять, т.к. вычисление должно происходить за один такт. Я с плисиной и verilog еще сравнительно мало работаю.
  3. окно на 16 при таком способе худо-бедно но работает, на 32 окно пробовал - не работает. почему?
  4. Оптимизировал. Проверил, работает вроде также. P.S. Бегающий указатель "к" специально не обнуляю, в железе это само собой происходит, т.е. переполнения нет.
  5. stealthisname спасибо большое!!! есть еще идея оптимизировать в части for(i = FIFO_LEN-1; i > 0; i=i-1) begin FIFO[i] <= FIFO[i-1]; end Идея в том чтобы этого не делать сдвиг массива а организовать кольцевой буфер как посоветовал Eddy_Em
  6. Наверное я правильно понял что вот это dataout <= (FIFO[0]+FIFO[1]+FIFO[2]+FIFO[3]+FIFO[4]+FIFO[5]+FIFO[6]+FIFO[7]+FIFO[8]+FIFO[9]+FIFO[10]+FIFO[11]+FIFO[12]+FIFO[13]+FIFO[14]+FIFO[15])>>4; надо заменить на вот это dataout <= (dataout + FIFO[0]-FIFO[15])>>4; Другой вопрос что в Си-подобном языке dataout справа в скобках будет расценено как предыдущее значение а слева - как текущее значение. Так ли это будет в верилоге? (Я всё равно в железе проверю)
  7. Доброго времени суток! Нужна помощь в оптимизации кода на Verilog, среда разработки Quartus II 13.0.1 , плисина Циклон 3. Вход/выход 16-битный, клок 120МГц Размер окна фильтра на 16 точек module MovAverageFilter(clk,datain,dataout); input clk; input [15:0] datain; output reg [15:0] dataout; reg [15:0] FIFO [0:15]; integer i; initial begin for(i = 15; i >= 0; i=i-1) FIFO[i] = 16'd0; end always@(posedge clk) begin dataout <= (FIFO[0]+FIFO[1]+FIFO[2]+FIFO[3]+FIFO[4]+FIFO[5]+FIFO[6]+FIFO[7]+FIFO[8]+FIFO[9]+ FIFO[10]+FIFO[11]+FIFO[12]+FIFO[13]+FIFO[14]+FIFO[15])>>4; end always@(negedge clk) begin for(i = 15; i > 0; i=i-1) FIFO[i] <= FIFO[i-1]; FIFO[0] <= datain; end endmodule Есть желание увеличить размер окна с 16 до 32 или даже до 64 но тогда нужно будет больше сумматоров и я беспокоюсь за обеспечение синхронности схемы. Может есть более изящный вариант брать сумму точек в окне и делить на их кол-во?
  8. точно есть. пикад не показывает via размещенных на паде. далее миландровский АЦП 5101НВ015 я также посчитал что 40МГц (а в планах перейти на ПЧ = 24МГц) это не сильно критично поэтому импеданс не считал. померил. там питание подается через дроссели L21 L22 , суммарный ток примерно 200мА, вроде тут всё сходиться с даташитом.
  9. Спасибо что откликнулись. Вырезку из схемы и PCB прилагаю. Плату паял опытный монтажник, подложка под УПЧ точно пропаяна. В подложке D5 размещено 9 переходных отверстий для отвода тепла на слой на обратной стороне платы. И прогревается это всё добро очень прилично. В НКУ мерил термопарой - прогрев до 60-70С, палец держать очень трудно. Плата 2-слойная. P.S. Платы с сигналами в ВЧ-диапазоне развожу впервые.
  10. Всем доброго дня. Есть проблемы с этим УПЧ. https://www.analog.com/media/en/technical-documentation/data-sheets/ADL5534.pdf Проблема №1: непонятки с даташитом в части подключения неиспльзуемых контактов. На странице 6 в таблице четко написано NC (no connect), а в схеме подключают к общему. Так как правильно? Проблема №2: микросхема очень сильно греется и прогревает через свой Exposed Paddle через полигон GND всю плату. Сигнал на входе имеет частоту 40МГц и амплитуду 100мВ, на выходе раза в 2-2,5 больше. Что тоже странно ведь усиление заявлено на 20дБ, т.е. по амплитуде это в 10 раз. Когда на входе нет полезного сигнала то микросхема также греется. Подключение выполнено по схеме на стр.11. Трансы такие же ADT2-1T-1P+ Что скажете? Микросхеме поплохело или есть нюансы о которых я не знаю?
  11. novikovfb , Freibier спасибо за дельные советы
  12. Всем доброго дня. Вопрос - как в схемном редакторе повысить разрядность шины? Например есть шина А[13..0] а ее надо подключить к блоку, у которого вход 16-битный. Причем нулик надо к шине А приклеить к старшему разряду. Пробовал обзывать шину на входе в блок 0,0,А[13..0] и GND,GND,А[13..0] - выдается ошибка. Пишет "Error (12009): Node "0" is missing source" Как это побороть? P.S. Вопрос, конечно, решил, но имхо кривовато. Создал шину GND[1..0] и подключил к ней компонент GND. Затем прописал шину GND[1..0],A[13..0]
  13. Всем доброго дня. Столкнулся с трассировкой ПП для частоты радиосигнала ~1ГГц. Это не совсем СВЧ но всё же. Не могу понять как правильно рассчитывать толщину проводника для согласования 50 Ом. Например от соединителя SMA до SAW-фильтра. ПП двухслойная FR4. Толщина - пока не понятна, м.б. 1мм и 1,5мм и 2мм. Фольга также мб и 18мк и 35мк. Открываю утилиту TXLINE от Cadense, для CWP Ground (копланарная линия с земляным слоем) расчеты дают понять что -надо ПП делать как можно тоньше -проводник как можно шире -зазоры с земляным слоем делать как можно меньше Если конкретно, то волное 50 Ом при длинне проводника 7,3мм, толщ. ПП = 1,5мм, зазором 0,25мм и толщиной меди 18мк получается ширина проводника получается 1мм. Как быть если ширина ножки SAW-фильтра составляет 0,7мм ??? Может я что-то не правильно считаю или чего-то не понимаю?
  14. Всем доброго дня! Надо кое что наваять на Циклоне 3, среда - Квартус. Прошу совета какой квартус поставить. Планирую слить с офф. сайта Intel. Есть ПК с Win10, проект простой, наверное хватит бесплатной лицензии (если такая имеется). Есть программатор USB Blaster. Есть желание чтобы всё заработало и сконнектилось без танцев с бубном. Заранее спасибо!!!
  15. Есть еще пара вопросов по опорной частоте синтезатора. Как я понял нужна опорная частота с низкими фазовыми шумами, такие кварцевые генераторы как я понял бывают TCXO (термокомпенсированные) и VCXO (управляемые напряжением). Я такими типами генераторов я еще не сталкивался. С TCXO вроде всё более-менее понятно, есть непонятка по VCXO - как управлять выводом подстройки выходной частотой, которая, как я понял, меняется в пределах своей собственной погрешности? СХема, коотрые я видел, управляющий вывод VCXO тупо сажают на выход источника опорного напряжения. А в реале как правильно задействовать этот вывод и насколько это оправдано? Может вполне будет достаточно TCXO?
  16. а на сколько частое явление когда сквиттеры от бортов в радиусе, скажем 300-400км, могут во времени "пересекаться"?
  17. потому что BGA и, как мне представляется, предназначены для более искушенных пользователей я в курсе данного варианта и скорее всего с него и начну когда придет посылка из китая. Там есть плата с лог. детектором на AD8313. Но согласитесь что вариант с супергетеродином более перспективный для изучения тематики RF.
  18. возможно Вы правы, наверное нет смысла применять аппаратный квадратурный демодулятор т.к. получается что удваивается число компонентов после демодулятора (ФПЧ, УПЧ, АЦП). В Вашем же сообщении уже был правильный посыл. Схемку накидал вот такую. Квадратурную обработку, если это будет нужно, можно будет сделать в ПЛИС.
  19. Спасибо всем откликнувшимся за разьяснения. В процессе усвоения материала возникли куча вопросов. 1. Например, читал статью где обжевывался перспективнейший способ по переводу сигнала на нулевую ПЧ, и так случайно упомянулось, что есть проблема с постоянной составляющей на выходе квадратурного демодулятора. Тут об этом тоже вскользь упомянули. Скажите, а что делать с постоянной составляющей? Её как-то компенсируют или применяют простой ФВЧ? 2. Супергетородин. Выбор ПЧ с учетом чтобы не нарваться на соседний канал вроде понятен, но для этого ведь существуют ФПЧ. Составил вот такую структурную схемку. несущая у ADS-B 1090МГц, ПФ всем известный SAW ТА1090, далее МШУ и для верности еще один SAW ТА1090. Квадратнурный смеситель/демодулятор - частоту гетеродина (например на м/с ADF4351) выставляю 1040МГц и получаю ПЧ=50МГц. Соседние комбинационные каналы получаются 0Гц и 100МГц. Вот на 0Гц будет постояная составляющая? В качестве ФПЧ можно применить SAW на центральную частоту 50МГц и полосой от 2-3-5Мгц, соседние каналы будет гасить на -65...-70 дБ с собственным затуханием -22дБ. После SAW придется ставить УПЧ (на AD603) чтобы скомпенсировать затухание ФПЧ. Поскольку вход у АЦП скорее всего будет дифференциальным то рекомендуется ставить драйвер (AD8138) АЦП - вот тут вопрос для меня не простой. Предварительно я подобрал AD9226 c Full Power Bandwidth of 750 MHz и скоростью 65 MSPS. Перечитывал много раз что писАли выше на счет АЦП и так не понял какие характеристики он должен иметь и как с ним работать. Если исходить из этой информации то получается так что полезного сигнала, исходя из его символьной скорости 1мбит/с, пусть полоса будет 2МГц. Т.о. чтобы выделить сигнал достаточно АЦП опрашивать со скоростью 4-6 MSPS. В этой связи возможности AD9226 будут весьма избыточны. Непонятно еще вот что - на входе от антенны сигнал из себя по сути представляет импульсы "заполненые" гармоникой 1090МГц, смесителем по сути уменьшается частота "заполнения" гармоники в импульсах сигнала. Так вот зачем нужен смеситель с понижением несущей если можно с выхода МШУ подать сигнал прямо на вход АЦП и абсолютно также его оцифровать со скоростью 4-6 MSPS (детектировать). В чём эта мысль ошибочна?
  20. Я планировал для сборки супергетеродина заказать платы с али. ПФ на 1090 есть разные варианты, мшу, квадратурные не смесители правда дороговаты (от 2000р). Осталось подобрать модулек с АЦП, сверху обсуждали выбор ПЧ и скорость АЦП но пока данный вопрос не прояснился, в цос к сожалению не силен. Наверное надо почитать матчасть.
  21. Скажите, а на каком основании выбирают промежуточную частоту? Проект, который я видел имеет пч 125мгц, причём на каждую квадратуру стоит свой АЦП на 150мсемплов. На вопрос почему не захотели сэкономить и поставить более дешёвый АЦП скажем на 100мсемплов и пч на 50мгц ответа не получил. У АЗН-В скорость потока 1мбит, модуляция ppm (импульсно фазовая).
  22. Готовое изделие не интересно, Хочу собрать на рассыпухе и прочувствовать процесс.
  23. Всем доброго дня! Опыта разработки СВЧ у меня, к сожалению, очень мало поэтому сильно не пинайте. Есть желание на столе собрать приемник АЗН-В. Посмотрел несколько готовых решений и появилось много вопросов. Структурные решения видел следующие: - приемники прямого преобразования: ПФ 1090МГц -> МШУ -> Логарифмический Детектор (напр. AD8313) -> DSP (или ПЛИС) - приемники прямого преобразования: ПФ 1090МГц -> МШУ -> Квадратурный смеситель на нулевую ПЧ -> в каналах I и Q стоят ФНЧ и УНЧ -> DSP (или ПЛИС) - супергетеродинные приемники: ПФ 1090МГц -> МШУ -> Квадратрурный смеситель на ПЧ (видел схему на ПЧ=120Мгц) -> в каналах I и Q стоят ПФ и МШУ -> быстрый АЦП на каналы I/Q -> DSP (или ПЛИС) Есть достаточное кол-во вопросов. Для начала хотелось бы понять в каких случаях применяют тот или иной тип приемника? Какие преимущества и недостатки данных структурных схем?
  24. Всем доброго времени суток! На рынке есть с ВП платы вычислителей с SATA, есть даже SSD а вот кабелей или соединителей с ВП не нашел. Может кто подскажет где можно купить кабели или разъемы SATA с военной приемкой?
  25. Господа, посмотрел что есть пин-ту-пин ST1S40IPHR Обвязка практически такая же. Что скажете? Есть опыт ее использования? На сколько капризная. P.S. Намедни прикончили несколько штук этих ST1S10 , причем в разных способах подключения (подавали одновременно 11В на вход и EN, с задержкой один относит. другого и т.п.). Так и не стало понятно что именно ее выводит из строя. Если в одном случае микросхема сгорает то замена на новую к отказу не приводит.